Работа устройств на общей шине. Проводники, передающие сходные по назначению сигналы, страница 2

Обозначения сигналов в Табл.1 приведены в соответствии с обозначениями, принятыми в симуляторе пакета Quartus II (см. рис.3).

 

            Не определен   Ноль   Единица      Не определен   Ноль   Единица

Жесткие сигналы                             Мягкие сигналы

 

Z – состояние (состояние высокого импеданса)

Рис. 3

Для определения быстродействия устройств с трехстабильными буферами используется временной анализатор пакета Quartus II. При анализе следует помнить, что состояние выхода трехстабильного буфера определяется как по входу данных, так и по входу ОЕ.

На рис. 4 показана схема двунаправленного шинного формирователя – устройства, способного передавать сигнал с шины A на шину B или в обратном направлении. Входы dir и ena определяют соответственно направление и разрешение передачи.

Рис. 4

Шинные формирователи используются при построении цифровых систем с общими шинами.

К наиболее распространенным устройствам, имеющим интерфейс с трехстабильной шиной относятся устройства памяти. В работе исследуется обмен данными с внешней (по отношению к СБИС ПЛ) асинхронной памятью IDT71V416L. Эта микросхема представляет собой статическую асинхронную память с произвольным доступом (SRAM) и организацией 256К шестнадцатиразрядных слов. Для управления работой памяти в лабораторном стенде DiLab используются два вывода:

–  WE – разрешение записи (активный уровень – 0);

–  OE – разрешение вывода данных из памяти на трехстабильную шину данных DQ[15..0].

Для задания адреса слова используется восемнадцатиразрядная шина адреса Addr[17..0];

Данные записываемые в память и читаемые из памяти размещаются на трехстабильной шине данных DQ[15..0].

Режимы работы памяти представлены в табл.2.

Табл.2.

OE	WE	DQ[15..0]	Режим
0	1	DATA out	Чтение слова
х	0	DATA in	Запись слова
1	1	High Z	Выходы памяти в Z - состоянии

Временная диаграмма записи в память при управлении по линии WR приведена на рис.5.

Рис. 5

Требования к временным интервалам приведены в табл.3.

Табл.3.

Параметр		Min.(нс)	Max.
tWC	Длительность цикла записи	10	-
tWP	Длительность импульса записи	8	-
tWR	Время удержания адреса после окончания сигнала записи	0	-
tAS	Время установки адреса	0	-
tDW	Время установки данных	5	-
tDH	Время удержания данных	0	-

Программа работы.

1.  Исследование трехстабильных буферов и шинных формирователей.

1.1. Создайте двунаправленный шинный формирователь заданной разрядности (см. рис.4), используя СБИС ПЛ семейства Cyclone II EP2C8F256C8N.

1.2. Выполните моделирование работы формирователя, осуществив попеременную передачу данных в двух направлениях. Обеспечьте отсутствие конфликтов на двунаправленных шинах преобразователя.

1.3. Используя данные временного анализа из отчета компилятора, объясните процессы, происходящие на выводах формирователя при смене режима передачи и при смене данных на шинах.

1.4. Соберите на основе созданных ранее шинных формирователей и регистра устройство с общей шиной со структурой, представленной на рис. 6. Разрядность шины следует принять равной разрядности формирователя, созданного при выполнении п.1.1.

 Рис. 6

1.5. На модели создайте тест для передачи данных в созданном устройстве по указанным в задании (см. табл.4) маршрутам. На передачу данных отводите не более одного периода тактовой частоты clk. Убедитесь, что в установившихся режимах конфликты на шинах отсутствуют. Сохраните результаты моделирования.

1.6. Используя Assignments Editor выполните назначения:

Enable Bus-Hold Circuitry для выводов bus3[n-1..0];

Weak Pull_Up Resistor для выводов bus2[n-1..0].

Повторите исследования на тесте созданном в п.1.5. Сравните результаты исследования, используя View / Compare to Waveforms in File.

2.  Исследование обмена с внешней статической памятью, имеющей трехстабильную шину данных.

2.1.  Откройте заготовку проекта Bus_RAM, предназначенного для исследования обмена данными с внешней памятью. Исследование заключается в организации управления памятью для записи данных в память в соответствии с заданием и считывания данных из памяти. Запись осуществляется с использованием редактора In-System Sources and Probes Editor (ISSPE), задающего адреса, данные и управляющие сигналы при записи в память. Чтение осуществляется перебором адресов с помощью счетчика. Проектный файл верхнего уровня этого проекта показан на рис.7.