№ |
Код 8421 |
Код “с избытком 3” |
||||||
D4 |
D3 |
D2 |
D1 |
Q4 |
Q3 |
Q2 |
Q1 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
2 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
3 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
4 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
5 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
6 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
7 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
8 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
9 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
По данной таблице истинности запишем СКНФ:
Минимизируем полученные функции с помощью карт Карно:
Для старшей декады преобразователя кода таблица истинности будет иметь вид:
№ |
8421 |
“c избытком 3” |
|||
D5 |
Q8 |
Q7 |
Q6 |
Q5 |
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
По таблице можно сразу записать выходные функции преобразователя кода:
Так как на регистр сдвига необходимо подавать инверсные сигналы, то все выходные функции преобразователя кода необходимо инвертировать.
Выходные функции преобразователя кода в базисе ИЛИ-НЕ:
Схема преобразователя кода изображена на рисунке 1.7
Временная диаграмма работы преобразователя кода изображена на рисунке 1.8
Делителем частоты называется устройство, на вход которого подаются импульсы с частотой f,а на выходе формируются с частотой f’ = f / k. Где k - коэффициент деления.
В схеме данного дискретного устройства делитель частоты необходим для возможности преобразования параллельной формы представления числа в последовательную. Так как с выхода преобразователя кода мы имеем 8 единичных разрядов, то необходим делитель частоты с коэффициентом деления равным 8. Для построения делителя понадобится 3 D-триггера.
Схема делителя частоты представлена на рисунке 1.9
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.