Разработка функциональной схемы цифрового интегрирующего регулятора. Блок управления счётчиками, страница 7

Входной код
D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	1
0	1	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	1
1	1	1	1	1	1	1	1	1	1

Выходное напряжение

Рис. 20. Характеристика вход-выход реверсивного ЦАП

В качестве операционного усилителя выбираем аналоговую микросхему К544УД1А со следующими параметрами:   

                              Параметры ОУ К544УД1А                                  Таблица 12.

3.  РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ ЦИФРОВОГО ИНТЕГРИРУЮЩЕГО РЕГУЛЯТОРА

Составление принципиальной электрической схемы можно начать с начала её работы, т.е. с входа. Входное напряжение подаётся на компаратор, а также на активный выпрямитель, предназначенный для выделения модуля входного сигнала, за активным выпрямителем ставится преобразователь ПНЧ. Компаратор предназначен для определения знака входного напряжения, а точнее отрицательного напряжения. С выхода ПНЧ снимается частота импульсов пропорциональных поданному на вход напряжению. Для поддержания стабильной работы устанавливается резистор, подключённый к источнику напряжения. С помощью данного резистора будет поддерживаться на выходе ПНЧ логическая «1», тогда когда на выходе ПНЧ будет «1», в случае «0», на выходе также установится «0».

В схеме 6 счётчиков, три из них считают в «+», а три другие счётчика считают «-», на выходе каждой группы счётчиков по 10 выводов. Которые пронумерованы 1-10, 11-20. Все двадцать выходов объединяются в шину 1 (кодовая шина). Эти сигналы «код» поступают на ЦАП. Код 1-10 поступают на ЦАП, а после ЦАП уже напряжение подаётся на сумматор. Код 11-20 поступает на ЦАП, затем выходное напряжение инвертируется на операционном усилителе. А лишь после поступает на сумматор.

Для организации правильной работы всего цифрового интегрирующего регулятора служит блок логики. К шине 1 подключены СОН+, СОН-, ФСБ+, ФСБ-. Они необходимы для контроля в схеме за наличием всех нулей в коде для каждой группе счётчиков, а также наличие всех «1». СОН+ и СОН- на выходе имеют по два выходных сигнала: нуль, не нуль. А ФСБ+ и ФСБ- по одному выходу Блокировка. Выходные сигналы поступают на шину 2 (шина управления).

Блок логики состоит из трёх основных узлов: узел разрешения счёта «+», узел разрешения счёта «-» и узел выбора начального направления счёта.

Узел выбора начального направления счёта предназначен для определения блока счётчиков, которые должны начать счёт с первого импульса. Сигналы нуль +  и нуль -  подаются на вход элемента ИЛИ-НЕ, на выходе элемента появляется активный сигнал «1», указывающий на нулевые состояния всех счётчиков. Этот сигнал с помощью элемента И-НЕ разрешает прохождение частоты ПНЧ. А дальше этот сигнал проходит на один из блоков счётчиков в зависимости от состояния компаратора.