сигналам приписываются не логические, а арифметические значения 1 и 0 и действия над ними подчиняются законам двоичной арифметики. Хотя арифметические устройства оперируют с численными величинами, для описания их работы также удобно пользоваться таблицами истинности.
Важнейшая из арифметических операций - суммирование (сложение).
Помимо прямого назначения она используется и при других операциях: вычитание - это сложение, в котором вычитаемое вводится в обратном или дополнительном коде, а умножение и деление - это последовательное сложение и вычитание.
Арифметические устройства выпускаются в виде готовых изделий в составе многих серий цифровых микросхем.
2.1. Сумматоры.
Сумматоры представляют собой функциональные узлы, выполняющие операцию сложения чисел. В устройствах цифровой электроники суммирование осуществляется в двоичном или, реже, двоично-десятичном коде. По характеру действия сумматоры подразделяются на две категории: комбинационные, не имеющие элементов памяти; накопительные - сохраняющие результаты вычислений.
Сумматоры, выполненные в виде самостоятельных микросхем, комбинационные, и речь в дальнейшем будет идти только о них.
Сумматоры, оперирующие с многоразрядными слагаемыми, в зависимости и от способа обработки чисел могут быть последовательного или параллельного типа. В сумматорах параллельного действия сложение всех разрядов многоразрядных чисел происходит одновременно . Они отличаются высоким быстродействием, поэтому наиболее распространены . Процедуру сложения двух n-разрядных двоичных чисел можно представить следующим образом:
Сn- 1 C1 C0
An ... A1 A0 Слагаемое
Bn ... B1 B0
------ ------ ------ ----
n
Cn-1n-1 C1 C0 Сумма
Сложение цифр А0 и В0 младшего разряда дает
бит суммы 0 и бит переноса С0 (от англ. carry - перенос). В
следующем
(втором) разряде происходит
сложение цифр С0, А1 и В1, которое формирует сумму и перенос С1. Операция длится пока не будет сложена каждая пара цифр во всех разрядах.
Результатом сложения будет
число =
Сn n...,
где Сn и i
отображают 1 или 0, полученные в результате поразрядного сложения.
В устойствах цифровой электроники операция вычитания обычно заменяется сложением уменьшаемого с вычитаемым, представленным в дополнительном коде. Поэтому в виде самостоятельных изделий вычитатели, т.е. схемы, выполняющие вычитание, не производятся.
В составе серии микросхем ТТЛ К155 выпускаются три типа сумматоров: одноразрядный К155ИМ1, двухразрядный К155ИМ2 и четырехразрядный К155ИМ3. В составе ТТЛШ К555 - одноразрядный К555ИМ5 и четырехразрядный К555ИМ6.
Условное изображение микросхемы К555ИМ6 дано на рис.1
 |
|||
 |
|||
7 Ci-1 SM
5 A0 0 4
6 B0 1 1
3 A1 2 13
2 B1 3 10
14 A2
15 B2
12 A3
11
B3
Рис.1. Условное изображение микросхемы К555ИМ6.
Принцип действия ее основан на параллельном суммировании чисел разных разрядов с параллельным переносом, который вырабатывается как функция только слагаемых и входного переноса всего сумматора. Вход переноса Сi-1 имеется только у младшего разряда, а выход - только у старшего Сi.
Результат на выходах суммы и переноса описывается следующим выражением:
Mикросхема может быть использована для операций с числами, представленными не только в положительной , но и в отрицательной логике. В режиме положительной логики вход Ci-1 нельзя оставлять открытым, на него надо подать потенциал U .
Четырехразрядный сумматор К555ИМ6 можно применять и в качестве вычитателя. Операция вычитания выполняется путем сложения уменьшаемого с вычитаемым в дополнительном коде. На рис.2 показано, как это делается.
 |
 |
 |
Рис. 2. Микросхема К555ИМ6:
а) в роли вычитателя;
б) в роли сумматора-вычитателя.
Вычитаемое В = В3*В2*В1*В0 при помощи четырех инверторов преобразуется в обратный код, и к нему по входу Сi-1 прибавляется единица. Результат сложения числа А = А3*А2*А1*А0 с числом В в дополнительном коде формируется на выходах 3, 2, 1, 0. Здесь 0 = А0 + В0 + 1 (за счет Сi-1 ); 1 = A1 + В1 и т. д. Бит высшего разряда отбрасывается, поэтому выход переноса Сi остается свободным. Операции сложения и вычитания можно совместить в одном узле, если инверторы заменить элементами "исключающее ИЛИ" (рис.2,б). Эти элементы в зависимости от уровня напряжения на управляющем входе работают как повторители или инверторы.
2.2. Принцип построения сумматора.
Для суммирования одноразрядных чисел без входного переноса применяется полусумматор.
А В р
_ _
=
АВ + АВ = А + В
0 0 0 0
0 1 0 1 P = А* В
1 0 0 1
1 1 1 0 Булевы выражения для полусумматора.
Таблица истинности полусумматора.
Структурная схема полусумматора.
 |
Для суммирования одноразрядных чисел с входным переносом применяют полный сумматор , или сокращенно - сумматор. Для сумматора , суммирующего i-тый разряд многоразрядного числа
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.