|
гается использовать в многозадачном режиме либо для интенсивных вычислений. При использовании стандартной динамической памяти FPM (Fast Page Mode) DRAM на 60-70 не, каждое обращение к памяти в групповом режиме для частот 60-66 МГц описывается формулой «х-3-3-3» (х обычно равен 7). Память типа EDO (Extended Data Output) DRAM, получившая в последнее время очень широкое распространение, позволяет уменьшить количество циклов ожидания — реализуется формула «х-2-2-2». Новый тип памяти |
|
BEDO (Burst EDO) DRAM несколько напоминает pipelined burst и поддерживает обмен «х-1-1-1» для первого обращения и «1-1-1-1» для последующих, то есть практически без циклов |
|
ожидания, но только для тактовых частот, не превышающих 60 МГц. Обеспечить же пропускную способность, близкую к максимальной даже на высоких тактовых частотах, позволяет особая разновидность динамической памяти SDRAM — (Synchronous DRAM). Синхронная динамическая память отличается от обычной наличием специального логического блока и двухбанковой структурой. Все операции ввода и вывода синхронизированы с основным тактовым сигналом, что существенно упрощает дизайн контроллера памяти. В групповом режиме синхронная память способна обмениваться блоками данных на рабочей тактовой частоте (внешняя частота процессора) без циклов ожидания. Память на 10 не функционирует на частотах до 100 МГц, на 12 не — до 83, на 15 не — до 66 МГц. Имеются и другие типы памяти — MDRAM (Multiport DRAM), RDRAM (Rambus DRAM), обеспечивающие пропускную способность выше, чем требуемые 528 Мб/с. Однако они в качестве системной памяти не используются, а находят применение в графических адаптерах, также очень требовательных к скорости передачи данных. Следует отметить, что в большинстве случаев влияние пропускной способности основной памяти на производительность очень сильно сглаживается кэш-памятью второго уровня, так что применение обычной FPM DRAM и особенно EDO DRAM дает хорошие результаты. Память типа BEDO DRAM и SDRAM, позволяет достигать примерно таких же результатов и без кэш-памяти второго уровня. КОНТРОЛЬ ЧЕТНОСТИ И КОРРЕКЦИЯ ОШИБОК Оперативная память (на основе динамической памяти DRAM) современного компьютера емкостью несколько мегабайт содержит десятки миллионов запоминающих ячеек, в которых информация хранится в виде электрических зарядов. При этом требования |
к надежности хранения очень высоки, недопустима потеря или искажение никакой порции информации — память должна работать абсолютно без сбоев. Сбои могут вызываться неисправностью памяти. В этом случае они носят систематический характер, так что их можно выявить путем тестирования и устранить путем замены неисправного модуля. Другой причиной сбоев, носящих уже случайный характер, является воздействие внешней радиации, способной изменить электрический заряд запоминающей ячейки, то есть сбросить ее содержимое. Если вероятность их высока, то требуются специальные меры для контроля за целостностью данных, например, с помощью проверки на четность. Современная память очень хорошо защищена от таких сбоев, вероятность их возникновения снижена в тысячи раз по сравнению с предыдущими поколениями устройств динамической памяти (один сбой за несколько десятков лет в расчете на несколько мегабайт памяти). Поэтому проблема контроля за целостностью данных с помощью проверки на четность для большинства систем потеряла свою актуальность, тем более, что отказ от дополнительных контрольных разрядов дает экономию на стоимости памяти порядка 12-15%. Самый массовый chipset для процессоров Pentium — Triton фирмы Intel — вообще не поддерживает проверку на четность, и тем самым как бы узаконил отказ от применения контроля четности в модулях памяти. Тем не менее, во многих случаях цена ошибки настолько высока, что дополнительные затраты на повышение надежности оправданы. Это относится к банковскому оборудованию, серверам и некоторым другим системам. В них всегда применяется либо контроль четности, либо коррекция ошибок — ЕСС (Error Correction Code). Поэтому в новой версии chipset Triton II (430 НХ), ориентированной преимущественно на системы для делового применения, Intel вернулся к поддержке контроля сохранности данных в оперативной памяти, но на более высоком уровне — осуществляется не только контроль четности, но и коррекция ошибок. Обычные модули памяти с контролем четности имеют по одному биту четности на каждые 8 бит данных, что позволяет обнаружить все одиночные ошибки. Для исправления всех одиночных ошибок необходимая избыточность составляет 7 бит для 32-разрядной памяти и 8 бит для 64-разрядной, при этом еще обнаруживаются и все двойные ошибки (ЕСС типа SEC-DEC). To есть для Pentium, в которых "прийййется '(М-разрядная память; обычные модули с контролем четности можно использовать и в режиме коррекции ошибок (если это позволяет контроллер памяти). Следует отметить, что такой способ реализации ЕСС влияет на производительность подсистемы памяти, особенно при обработке слов неполной длины, когда практически выполняется цикл чтение-модификация-запись, и быстродействие уменьшается.
Существует и другой способ реализации ЕСС — так называемый ECC-On-SIMM (EOS), в котором соответствующая логика реализуется на самом модуле, а не в контроллере памяти на системной плате. В таких модулях процедура исправления ошибок применяется к каждому байту, а не к целому слову, поэтому количество избыточной памяти больше (4 бита на каждый байт), намного выше и стоимость модулей. Однако их применение не приводит к снижению производительности.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.