Основным вычислительным узлом устройства является микропроцессор КР580ВМ80,
который синхронизируется тактовым генератором КР580ГФ24. При нажатии кнопки
Reset, вырабатывается импульс t≈3,3 мс,
с помощью которого производится сброс программного счетчика и, как следствие,
запуск программы инициализации.
Входной код поступает в регистр К589ИР12, включенного в качестве входного
порта (MD=0).На выходе INT появляется
сигнал прерывания, который с помощью инвертора преобразуется подается на вход
прерывания процессора. Когда процессор “отвечает” на прерывание вырабатывается сигнал I/OR для чтения данных
из входного порта. По прочтении данных необходимо сбросить сигнал INT в исходное состояние. Если этого не сделать, то по
завершении прерывающей программы и разрешении прерывания активированный сигнал INT снова прервет работу процессора и заставит его повторно
обрабатывать те же данные. Сброс сигнала INT осуществляется
подачей 0 на вход CLR входного регистра. Этот 0
формируется из сигналов адресной шины А15=1 и сигнала вывода данных I/OW=0 .
Если на ШУ поступит сигнал I/OW=0 одновременно с сигналом
адресной шины А14=1,то информация с ШД поступит в регистр КР582ИР82,
работающий в качестве выходного порта. С выхода этого регистра данные поступают
на ЦАП К594ПА1 на выходе которого собрана схема на ОУ К140УД8, обеспечивающая
размах выходного напряжения (–3…3) В. Для подачи опорного напряжения на ЦАП -
10.24 В используется каскад на ОУ 140УД6А.
При А10=1 происходит выбор микросхемы ОЗУ КР537РУ10 ,
MEMR=0 – чтение ОЗУ,MEMW=0 – запись в ОЗУ. На
инверсный вход CS ПЗУ в это время подается 1 и она не
участвует в работе. При А10=0 и MEMR=0 происходит
чтение ПЗУ, ОЗУ не участвует в работе. Таким образом под ПЗУ отводится область
адресов 000h-400h – 1 кбайт,
под ОЗУ 401h-800h – 1 кбайт и недоиспользуется 1 кбайт ОЗУ.
А11 не используется и всегда равен 0. Он подключен к дизъюнктору, чтобы
у того не оставался неподключенный вход.
Системный контроллер 580ВК28/38 предназначен для
буферизации двунаправленной шины данных и формирования системных сигналов
управления , чтения , записи.
7. Оценка быстродействия устройства
После прихода команды RST 7 на шину данных, выходной
отсчет появляется через 489 тактов процессора, что при частоте F1=2МГц соответствует задержке 244,5 мкс. Так как частота
дискретизации отсчетов составляет Fд=3 кГц , то Tд=333 мкс , т.е. этого достаточно для обработки.
8. Заключение
Разработанное устройство удовлетворяет всем параметрам технического
задания. Использование некоторых микросхем неполное, так как программа
нацелена на выполнение одной функции – сглаживающего фильтра. Но оставшиеся
ресурсы можно использовать для выполнения других задач. Быстродействие можно
было бы увеличить засчет исключения из программы проверки переполнения, но так
как устройство выполняет только заданную функцию этого делать не стоит из-за
ухудшения достоверности результата обработки.
9. Список используемой литературы
1.
Шило В.Л. Популярные цифровые микросхемы. – М.: Радио и связь, 1989.
2.
Лебедев. О. Н. Микросхемы памяти и их применение. – М.: Радио и связь,
1990.
3.
Федорков Б. Г., Телец В. А. Микросхемы ЦАП и АЦП. Функционирование.
Параметры. Применение. – М.: Энергоатомиздат, 1990.
4.
Микропроцессорные комплекты интегральных схем: состав и структура.
Справочник / Под ред. А.А. Васенкова, В. А. Шахнова. –
М.: Радио и связь, 1982.
5.
Щелкунов Н.И., Дианов А.П. “Микропроцессорные
средства и системы” – М.: Радио и связь , 1989
6.
Локтюхин В.И., Лебединская Г.И. “Микропроцессорные
вычислительные устройства. Методические указания к курсовой работе.” И, 1988
