Построение схемы, с использованием 8-входовых мультиплексоров для реализации логической функции:, страница 2

X₂

X₁

X₀

Y₀

Y₁

Y₂

Y₃

Y₄

0

0

0

1

0

0

1

1

0

1

1

1

1

1

0

1

1

0

0

1

Синтезировать дешифратор в соответствии

с таблицей истинности

X₂

X₁

X₀

Y₀

Y₁

Y₂

Y₃

Y₄

Y₅

Y₆

0

0

0

1

0

0

1

1

0

1

0

1

1

0

1

1

0

1

1

1

1

1

1

1

1

1

0

1

Синтезировать дешифратор в соответствии

с таблицей истинности

X₂

X₁

X₀

Y₀

Y₁

Y₂

1

1

0

0

0

0

1

1

1

0

0

1

0

0

0

0

1

1

0

0

1

1

1

1

0

1

0

1

1

0

0

1

1

1

0

0

Синтезировать схему для реализации системы логических функций

на 4-входовых мультиплексорах

X₃

X₂

X₁

X₀

Y₀

Y₁

Y₂

0

1

1

0

0

0

0

0

1

1

1

0

0

1

1

0

0

0

0

1

1

1

0

0

1

1

1

1

1

0

1

0

1

1

0

1

0

1

1

1

0

0

Синтезировать схему для реализации системы логических функций

на 4-входовых мультиплексорах