Разработка схемы генератора и кодопреобразователя на логических элементах, страница 4

Таблица истинности, карты Карно и формальная логическая схема (0 – 1 – 5 – 7 – 2 – 0)

Память « П » может быть построена на регистрах, триггерах и т.д., для начальной установки схемы надо ввести цепь запуска.

A	B	C	T4	T2	T1
0	0	0	0	0	1
0	0	1	1	0	1
1	0	1	1	1	1
1	1	1	0	1	0
0	1	0	0	0	0

			T1

 

ab c	00	01	11	10
0	1	0	х	x
1	1	x	0	1

           

ab c	00	01	11	10
0	0	0	х	x
1	0	x	1	1

T2

 

         

ABC

T4

           

	T4

 

ab c	00	01	11	10
0	0	0	х	x
1	1	x	0	1

&

 

Расчет среднего времени распространения сигнала

Среднее время распространения сигнала высчитывается по максимальному пути его прохождения и определяется по формуле:

Максимальный путь: DD2 – DD1

t_зд.р.ср= 5.65 + 9 =14.65 нс

Выбор ИМС ТТЛ и ТТЛШ ЦИМС

Потребуется тот же набор, что и в части №1, за исключением общего кол-ва микросхем.

Воспользуемся элементами ТТЛШ логики:

- КР 1533ЛИ8, два логических элемента «2И» (DD1), среднее время задержки      распространения - 9 нс; 

- КР 1531ЛА3, четыре логических элемента «2И-НЕ» (DD2), среднее время задержки распространения - 5,65 нс; 

КР1533 ЛИ8 (DD1)                                                К1531 ЛA3 (DD2)

Электрическая схема генератора

G

Заключение

Данная курсовая работа помогла мне закрепить на  практике основы цифровой электроники, логических преобразований, и приобрести навыки синтеза КЦУ. Разработала схемы требуемого генератора и кодопреобразователя на логических элементах и рассчитала для них среднее время задержки распространения.

Список использованной литературы:

1.  В.Л. Савиных, А.Н. Удальцов Цифровые интегральные микросхемы ТТЛ, ТТЛШ, КМДП: Новосибирск, 2001г.

2.  Конспект лекций по ВТ и ИТ.