Системное программное обеспечение: Учебное пособие (Поддержка многозадачности процессами IA-32. Особенности построения операционных систем)

Страницы работы

Фрагмент текста работы

RISC – это процессор с сокращенной системой команд, имеет набор регистров универсального назначения, система отличается простотой и четкой структурой и обычно имеет фиксированную длину. В результате может быть достигнуто выполнение инструкций за 1 такт.

Процессоры Intel относятся к CISC процессорам, которые имеют регистры с ориентацией на выполнение некоторых команд, а сами команды неоднородны по структуре. Но вместе с тем, современные процессоры имеют комбинированную архитектуру. Т.е. процессоры имеют RISC ядро.

Поколения процессоров Intel:

1.  8086, 8088 и сопроцессор 8087(1978г.). На их основе выпущены первые IBM-совместимые  компьютеры. Определена архитектурная основа - набор неравноправных 16-ти разрядных регистров, сегментная система  адресации памяти (в пределах 1Мбайта(Mb)), система команд, система прерываний. В процессорах применялась малая конвейеризация. Регистры имеют функциональное значение.

2. 80286+80287 (1982г.) Поддержка защищенного режима работы, позволяющего использовать виртуальную память до 1 Mb и адресуемую физическую память( 16 Mb). Защищенный режим- основа для построения многозадачных систем, в которых система привилегий жестко регламентирует взаимоотношение задач с памятью, ОС и друг с другом.

3.80386/87(IA-32) (1985г.) Характеризуется переходом к 32-х битной архитектуре. Адресуемая физическая память  4 Гбайта(Gb) и виртуальная 64 Тбайта(Tb). Регистры были расширены до 32-х бит и получили наименование ЕАХ, EBX и т.д. Начало реализации многозадачных ОС.

4.80486 (RISC-ядро)(1989г.)  Существенных архитектурных изменений не было. Предприняты меры по повышению производительности, а именно: усложнен  исполнительный конвейер и организовано RISC-ядро. На одном кристалле реализуется процессор и сопроцессор. В процессор введена КЭШ-память.

5.  Pentium (K5 AMD) (1993г.) Характеризуется суперскалярной архитектурой и реализацией предсказания переходов. Шина данных в процессоре имеет 64 бита. Появление технологии MMX (Multi Media Extention), которая реализовывала систему ОКМД(одиночный поток команд- множественный поток данных).Имеется возможность выполнять 1 действие с 8 операндами. Введен новый тип арифметики- арифметика с насыщением, т.е. когда достигается максимально возможное число при выполнении (например,  254+10=255). 

6.   Pentium Pro,  Pentium II, Pentium III, Celeron, Xeon(1997г.) Динамически исполняемый код, под которым понимается выполнение инструкций в том порядке, в котором удобно процессору, а не как инструкций в том порядке, в котором они записаны в программе.  Инструкции поступают на конвейер, разбиваются на простейшие микрооперации, которые далее выполняются суперскалярным процессорным ядром. Для этих процессоров фирмы Intel введена система команд SSE(Streaming SIMD Extention), которая работает по принципу ОКМД для целочисленной арифметики и для арифметики с плавающей точкой. Усовершенствована работа с КЭШ-памятью. Технология 3D Now (AMD).

7.   Athlon, Willamette Развитие суперскалярности и суперконвейерности, которое охватывает и блок процессора с плавающей точкой. Конвейер процессора достигает 20 ступеней, что позволяет повышать тактовую частоту. Улучшен блок предсказания переходов. Блоки микроинструкций.

1.3. Особенности архитектуры IA –32  по поддержке многозадачных    режимов работы

Процессоры этой архитектуры могут функционировать в трёх основных режимах:

1.  Реальный R.  После сброса или включения питания процессор начинает работать в этом режиме. Опирается на базовые архитектуры процессора 8086., но допускает обращения к 32 - битным регистрам. Механизм образования адреса,  максимальный размер памяти  1 Мb и обработка прерываний идентичны R – режиму процессора 8086. Доступны почти все команды  процессора, но принимаемый по умолчанию размер операндов – 16 бит. Для использования 32 – битных регистров и режимов адресации перед командами требуется префиксы замены. Основное назначение R – режима заключается в подготовке процессора к работе в защищённом режиме.

2.  Защищённый P. В этом режиме становятся доступными все возможности процессора. В дополнение к сегментной организации представляется возможность реализовать страничную организацию памяти и соответственно реализуется система защиты для страничной реализации. Линейно адресуемое пространство – 4Гб и можно выполнить программы, рассчитанные на виртуальную память 64 Тбайта. На аппаратном уровне реализована система поддержки защиты (по уровням привилегий). Более сложные механизмы адресации памяти – через дескрипторные

Похожие материалы

Информация о работе