КСШ выдает сигналы управления локальной и системной шиной – сигн алы DT/R и PDEN. Сигнал PDEN также управляет системным дешифратором. сигнал DT/R управляет направлением передачи данных по шине данных. Сигнал DT/R подается на буферный формирователь по фронту CLK в такте Т1 через время td(DT/R,HL) и держится весь цикл. Сигнал PDEN переводит буферный формирователь из третьего состояния в активное состояние и разрешает системному дешифратору выдачу сигнала CS. В цикле считыванияи PDEN переходит в состояние низкого уровня по фронту CLK в такте Т2 через tPHL(CLK-PDEN), а по спаду CLK в такте Т3 через tPHL(CLK-PDEN) переводится в состояние высокого уровня. В цикле записи PDEN переходит в состояние низкого уровня по спаду CLK в такте Т1 через время tPHL(CLK- РDEN), а по фронту CLK в такте Т4 через время tPHL(CLK-PDEN) переводится в состояние высокого уровня.
Сигнал MRDC выдается КСШ по спаду CLK в такте Т1 через время td(CLK,HL) и переводится в состояние высокого уровня по спаду CLK в такте Т3 через время td(CLK,HL). Активное состояние у MRDC(низкий уровень) - в цикле считывания. Сигнал AMWC полностью совпадает с сигналом MRDC, только активен в цикле записи.
В режиме обращения к ОЗУ и в режиме считывания из ПЗУ после прихода сигнала PDEN системный дешифратор переводится в активное состояние через время t£30нс. Следовательно, максимум через 30нс на ОЗУ, ПЗУ появится сигнал CS. Сигнал CS в цикле обращения к ОЗУ формируется по сигналу PDEN потому, что сигнал PDEN приходит позже сигнала MRDC (AMWC). В состояние высокого уровня сигнал CS на входе CS ОЗУ переводится по сигналам MRDC и AMWC. Время задержки перевода сигнала CS в пассивное состояние на входе CS ОЗУ равно сумме времен задержек tPHL элемента И и tPLH элемента ИЛИ в схеме формирования сигнала CS для ОЗУ (см. рис. 1.4). Это время равно t=10+12=22нс. На входе ПЗУ сигнал CS переводится в пассивное состояние по сигналу PDEN через время t£32нс. Сигнал WR/RD для ОЗУ формируется по сигналу MRDC через инвертор. Время задержки инвертора равно 6нс.
В режиме считывания из ОЗУ сигнал CS приходит последним, поэтому выдача данных на ШД от ОЗУ происходит по нему через время tA(A) = 220нс. На шину данных МП они попадут через время tP(B-A). Следовательно, данные от ОЗУ появятся на МП через время 2*Т-tWHL(CLK)+tPHL(CLK-PDEN)+td(CS,HL-PDEN)+tA(A)+tP(B-A). Это время равно 1000-169+45+30+220+30=1156нс. Последний срок для выдачи данных на МП: 3*T-tSU(D,LZ/ZH)=1470нс, следовательно, цикл считывания из ОЗУ проходит успешно.
В режиме запись в ОЗУ МП по спаду CLK в такте Т1, через время td(D,LH/HL) выдает данные на локальную ШД. После прихода сигнала PDEN данные выдаются на системную ШД и после этого приходят на ОЗУ через время задержки буферного формирователя tP(A-B). Основное условие, которое требуется проверить в этом случае - это tV(CS-DI) :
tV(CS-DI)=T-td(CLK,LH)-td(CS,LH-MRDC,LH)-tWHL(CLK)+tPHLZ ;
tV(CS-DI) = 500-35-22-169+30=304нс.
Минимальное tV(CS-DI) =30нс, следовательно, условие выполняется.
В режиме считывания из ПЗУ считывание данных выполняется по сигналу CS, поэтому выдача данных на ШД от ПЗУ происходит по нему через время tCS £ 45нс. Для режима чтение из ПЗУ проведем проверку tSU(D,LZ/ZH):tSU(D,LZ/ZH)=T+tWLH(CLK)-tPHL(CLK-PDEN)-td(CS,HL-PDEN,HL)-tCS-tP(B-A);
tSU(D,LZ/ZH)=500+169-45-30-45-30=519нс.
Минимальное tSU(D,LZ/ZH)=30нс, следовательно, условие выполняется.
Необходимость сопряжения обусловлена тем, что число БИС в МПС может составлять десятки, а также тем, что электрические параметры БИС могут отличаться от электрических параметров адресных цепей МП.
Для удобства расчета введем 2 вспомогательных параметра: коэффициент обьединения по входу Кс и коэффициент разветвления Кр.
Коэффициент обьединения по входу - это число одноименных входов, которые необходимо подключить к одному выходу адресной цепи.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.