Временная диаграмма работысчетчика представлена на рисунке 1.3.2.
Рисунок 1.3.2 Диаграмма работы счетчика
Рисунок 1.3.3 Схема счетчика
1.4 Разработка преобразователя кода
Преобразователь кода в схеме данного дискретного устройства необходим для преобразования двоично-десятичного кода 8421 в код ”2 из 5”. Запишем таблицу истинности преобразователя кода.
|
№ |
Код 8421 |
2 из 5 |
|||||||
|
Q4 |
Q3 |
Q2 |
Q1 |
X5 |
X4 |
X3 |
X2 |
X1 |
|
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
|
2 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
|
3 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
5 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
|
6 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
|
7 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
|
8 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
|
9 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
Минимизируем функцию X5 методом Квайна . Для этого
составим СДНФ функции: f= 
.
Также запишем СДНФ функции учитывая неопределенные состояния ,которые могут быть приняты за “1” и участвовать в минимизации .
f1=
Произведем попарное сравнение всех импликант , входящих в СДНФ (f,f1), с целью выявления возможности поглощения какой-то переменной.
Таблица 1.4.2 Таблица сравнения импликант
|
f |
|||||
|
|
|
|
|
||
|
f1 |
|
1 |
|
- |
- |
|
|
|
1 |
|
- |
|
|
|
- |
|
1 |
|
|
|
|
- |
- |
|
1 |
|
|
|
- |
- |
- |
- |
|
|
|
- |
- |
- |
- |
|
|
|
- |
- |
- |
- |
|
|
|
- |
- |
- |
|
|
|
|
|
- |
- |
- |
|
|
|
- |
|
- |
|
|
Составим таблицу сравнения полученных коньюнкций.
Таблица 1.4.3 Таблица сравнения коньюнкций
|
|
|
|
|
|
|
|
|
|
|
1 |
|
- |
- |
- |
- |
- |
|
|
|
1 |
|
- |
- |
- |
- |
|
|
- |
|
1 |
- |
- |
- |
- |
|
|
- |
- |
- |
1 |
|
- |
- |
|
|
- |
- |
- |
|
1 |
- |
- |
|
|
- |
- |
- |
- |
- |
1 |
|
|
|
- |
- |
- |
- |
- |
- |
1 |
Составим импликантную таблицу, число столбцов которой равно числу членов СДНФ(f), а число строк равно числу коньюнкций низшего ранга, причем сюда включаются импликанты, не поглощаемые другими членами таблицы [4].
Таблица 1.4.4 Импликантная таблица
|
f |
||||
|
|
|
|
|
|
|
|
v |
v |
- |
- |
|
|
- |
v |
v |
v |
|
|
- |
- |
- |
v |
|
|
v |
v |
- |
- |
Таким образом получим функцию: X5= 
=.
Дальнейшую минимизацию осуществим при помощи карт Карно.
Рисунок 1.4.1 Карты Карно
По картам Карно определим искомые функции:
X4=
=.
, X3=
=
,
X2=
=
,
X1==
=
.
Для старшей декады преобразователя кода таблица истинности будет иметь вид:
|
№ |
8421 |
2 из 5 |
|||||
|
Q5 |
Q6 |
X6 |
X7 |
X8 |
X9 |
X10 |
|
|
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
|
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
|
2 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
По таблице можно сразу записать выходные функции преобразователя кода:
X6=
=
,X7=
=
,X8=
=
,
X9==
=
, X10=0.
Схема преобразователя кода изображена на рисунке 1.4.2.Временная диаграмма работы преобразователя кода изображена на рисунке 1.4.3.
Рисунок 1.4.2 Схема преобразователя кодов
Рисунок 1.4.3 Диаграмма работы преобразователя кодов
1.5Преобразователь параллельной формы представления числа в последовательную(регистр сдвига).
Регистрами называют последовательностные цифровые электронные устройства, служащие для записи и хранения многоразрядных чисел, выполнения над ними поразрядных логических операций и вывода хранимой информации. Регистром сдвига называют регистр с последовательным либо параллельным вводом и выводом информации [2].
По заданию необходимо разработать регистр сдвига, в который параллельно записывается информация ,а потом последовательно выводится. Для синтеза схемы применяются JK-триггеры и логические элементы базиса И-НЕ.
Для данного регистра сдвига требуется 10 JK-триггеров, которые соединены по схеме D-триггера . А входы S JK-триггеров используются для записи информации поступившей с преобразователя кодов. Для синхронизации работы на синхронизирующие входы всех триггеров подается сигнал с генератора импульсов.
Схема регистра сдвига кода изображена на рисунке 1.5.2. Временная диаграмма работы регистра сдвига изображена на рисунке 1.5.1.
Рисунок 1.5.1 Диаграмма работы регистра сдвига
Рисунок 1.5.2 Схема регистра сдвига
1.6 Дополнительное устройство (делитель частоты)
Делитель частоты- это устройство, которое при подаче на входы периодической импульсной последовательности, формирует на выходе такую же импульсную последовательность, но имеющую частоту повторения импульсов в определённое число раз меньшую, чем частота повторения импульсов входной последовательности.
В данном случае проекте требуется построить делитель частоты на 10. Он необходим для управления работой счетчика и преобразователя кодов, которые должны работать с частотой в 10 раз меньше чем регистр сдвига, тем самым обеспечив возможность преобразования параллельной формы представления числа в последовательную. Деление частоты на 10 можно осуществить, включив последовательно 4 JK- триггера [4].Принцип работы делителя частоты отображен в таблице 1.6.1.
|
№ |
Выходы триггеров |
|||
|
Q4 |
Q3 |
Q2 |
Q1 |
|
|
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
|
2 |
0 |
0 |
1 |
0 |
|
3 |
0 |
0 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
|
5 |
0 |
1 |
0 |
1 |
|
6 |
0 |
1 |
1 |
0 |
|
7 |
0 |
1 |
1 |
1 |
|
8 |
1 |
0 |
0 |
0 |
|
9 |
1 |
0 |
0 |
1 |
Принципиальная схема делителя частоты приведена на рисунке 1.6.1.
Временная диаграмма работы делителя изображена на рисунке 1.6.2.
Рисунок 1.6.1 Схема делителя частоты
Рисунок 1.6.2 Диаграмма работы делителя частоты
1.7 Описание схемы электрической принципиальной дискретного устройства.
Генератор импульсов формирует импульсы с частотой 100 кГц. Эти импульсы подаются на входы делителя частоты, а также на синхронизирующий вход регистра сдвига.
Делитель частоты формирует на своих выходах 10 комбинаций (числа от 0 до 9 в коде 8421) и сигнал поступает на вход счетчика.
Счетчик импульсов считает в двоично-десятичном коде от 0 до23.
Число в двоично-десятичном коде подается со счетчика импульсов на преобразователь кода, выполняющий преобразование из кода 8421 в код “2 из 5”.
Регистр сдвига осуществляет преобразование параллельной формы
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.
