Микропроцессоры. Управляющие сигналы и принцип работы микропроцессоров, страница 3

3.  Входной сигнал запроса шины (захвата) HOLD — информирует МП о том, что быстродействующее периферийное устройство должно использовать шины адреса  и данных для прямого обмена данными с памятью МП системы без участия МП. Реагируя на этот сигнал, МП приостанавливает выполнение программы и отключается от шин. Таким образом реализуется режим прямого доступа к памяти.

4.  Выходной сигнал подтверждения запроса шин (захвата) HLDA — означает, что шинами данных и адреса может распоряжаться устрой­ство, инициировавшее прямой доступ к памяти.

В) Группа сигналов, связанных с прерываниями, то есть с запросами пе­риферийных устройств на обмен информацией:

1.  Входной сигнал запроса прерывания INT — означает готовность пе­риферийного устройства к обмену данными. Реагируя на этот сигнал, МП прерывает выполнение текущей программы, временно запоми­нает ее состояние, обслуживает периферийное устройство (обменива­ется с ним данными), после чего восстанавливает прежнее состояние и возобновляет выполнение прерванной программы.

2.  Выходной сигнал разрешения прерывания INTE — определяет воз­можность или невозможность обслуживания микропроцессором за­просов периферийных устройств. Этим сигналом можно управлять программно: с помощью команд EI — прерывание разрешено и DI — прерывание запрещено.

Г) Группа сигналов синхронизации:

1.  Выходной сигнал SYNC — идентифицирует начало каждого машин­ного цикла, в течение которого МП адресуется к внешнему регистру, обменивается с ним данными и при необходимости производит внут­реннее преобразование данных. Одновременно с сигналом SYNC МП выдает на шину данных байт состояния, содержащий информацию о действиях МП в текущем машинном цикле.

2.  Тактовые сигналы C1, C2 — двухфазные неперекрывающиеся сиг­налы от генератора тактовых импульсов. Они определяют моменты выполнения большинства действий в МП системе.

4. Принцип работы МП

Из МП на шину адреса выдается адрес очередной команды. Команда, считанная по этому адресу из памяти, поступает на шину данных и принимается МП, где она исполняется. В счетчике команд в это время формируется адрес следующей команды. После окончания исполнения данной команды на шину адреса поступает адрес следующей команды и т. д. При исполнении команды могут потребоваться дополнительные обращения к памяти для вызова в микро­процессор дополнительных байтов команды (в случае двух- и трехбайтовых ко­манд), операндов или для записи в память числа, выдаваемого из микропроцес­сора. 

Процесс выполнения команды разбивается на циклы M1…M5. В каждом цикле производится одно обращение МП к памяти или устройству ввода-вывода (за исключением команды DAD). В зависимости от типа команды она может выполняться за разное число циклов (от 1 до 5).

Каждый цикл, в свою очередь, состоит из нескольких тактов — от 3 (T1…T3) до 5 (T1…T5). Первые 3 такта во всех циклах используются для орга­низации обмена с памятью или устройством ввода-вывода, такты T4, T5 (если они присутствуют) — для выполнения внутренних операций в МП.

Отсчет тактов производится от положительных фронтов импульсов C1.

Табл.1. Сигналы состояния микропроцессора

Обозна­чение сигнала	Раз­ряд ши-ны дан­ных	Назначение сигнала
INTA	D0	Подтверждение прерывания: используется для стробирования команды RST в микропроцессор из устройства, запрашиваю­щего прерывание
WO	D1	Запись-ввод: уровень лог. 0 свидетельствует о том, что в дан­ном цикле будет происходить запись (выдача информации из микропроцессора в оперативную память) или вывод (передача информации из микропроцессора в УВВ); уровень лог. 1 озна­чает, что происходит чтение (прием информации из оператив­ной памяти) или ввод (прием из УВВ)
STACK	D2	Стек: уровень лог. 1 указывает, что на шине адреса установ­лено содержимое стека
HLTA	D3	Подтверждение останова: уровень лог.1 указывает на переход микропроцессора в состояние останова
OUT	D4	Вывод: уровень лог. 1 указывает, что на шине адреса установ­лен номер внешнего устройства и можно осуществить вывод содержимого аккумулятора микропроцессора на устройство вывода
M1	D5	Уровень лог. 1 указывает, что микропроцессор принимает первый байт команды
INP	D6	Ввод: уровень лог. 1 указывает, что на шине адреса установ­лен номер устройства ввода и можно осуществить ввод ин­формации из устройства ввода в аккумулятор микропроцес­сора
MEMR	D7	Чтение: уровень лог. 1 указывает, что осуществляется чтение из памяти в микропроцессор

Табл. 2. Разновидности машинных циклов микропроцессора

Машинный цикл	Обозначение сигнала слова состояния процессора
	D0	D1	D2	D3	D4	D5	D6	D7
Выборка первого байта команды	0	1	0	0	0	1	0	1
Чтение из памяти	0	1	0	0	0	0	0	1
Запись в память	0	0	0	0	0	0	0	0
Чтение из стека	0	1	1	0	0	0	0	1
Запись в стек	0	0	1	0	0	0	0	0
Ввод из УВВ	0	1	0	0	0	0	1	0
Вывод из УВВ	0	0	0	0	1	0	0	0
Прерывание	1	1	0	0	0	1	0	0
Останов	0	1	0	1	1	0	0	1
Прерывание при останове	1	1	0	1	1	1	0	0