Тригери, тригерні схеми (RS-тригери. Загальна характеристика тригерних схем. D-тригери. JK-тригери. Т- та ТV-тригери), страница 8

Розглянута схема JК-тригера, в якій сигнали J і К подаються на перший ступінь М, виконану за схемою RS-тригера, має ще й інші недоліки. Допустимо, що тригер, зображений на рис. 4.25, а, знаходиться в станіQ = 0, J = 0, а вхід К знаходиться в одному з можливих станів. В цій ситуації С-імпульс не повинен змінити стан тригера. Але якщо перед появою С-зрізу на J вході з’явиться короткочасна перешкода, то вона пройде на вихід. Ця властивість називається властивістю „захоплення одиниці”. За аналогією, проявляється і властивість „захоплення нуля”. Якщо врахувати той факт, що перешкоди з’являються в комбінаційних схемах, які створюють сигнали J та К, розглянута вище ситуація приводить до категоричного для проектантів висновку – необхідно обов’язково забезпечити закінчення всіх перехідних процесів в логічних схемах, які формують сигнали J та К, перш ніж подається С-сигнал. Протягом дії С-сигналу рівні входів J та К не повинні змінюватись. На жаль, розглянута властивість „захоплення” характерна для багатьох тригерів.

Двоступінчаті JК-тригери можуть бути побудовані не тільки на основі RS-тригерів, а також на основі D-тригерів. Останнім при цьому властива відсутність явища „захоплення”, що дозволяє змінювати стани входів J та К при С = 1.

Прикладом такого тригера є тригер, схема якого зображена на рис. 4.29. Забороняється лише змінювати значення J і К входів в короткі інтервали підготовки перед зрізом синхроімпульсу та витримки одразу після зрізу. Такі тригери раціонально використовувати при прийомі інформації з лінії, що забруднена випадковими перешкодами, адже тригер може відреагувати на них протягом дуже короткого інтервалу часу зрізу, підготовки, витримки.

Решту часу тригер ні на які перешкоди не реагуватиме. Прикладом такого тригера є мікросхема К561ТВ1 (КР1561ТВ1) (аналоги провідних західних фірм-виробників – 4027BDC, 4027BFC, BU4027B, CD4027AD, GD4027BC, HCC4027BK, HCF4027BC1, HD14027B, HEC4027BDB, HEF4027B, LC4027B, M4027BP, MC14027BAL, MN4027B, MSN4027B, NJU4027B, SCL4027B, TC4027BF, V4027D).

Як висновок з вищесказаного, слід зазначити, що при проектуванні схем з тригерами слід враховувати наступні часові параметри: затримка розповсюдження від синхровходу до виходу t_{З CQ} ; час підготовки t_П ; затримки t_З по керуючих входах; максимально допустимий період проходження імпульсів Т_С ; максимально допустима тривалість синхроімпульсів t_СТ .

На основі JK-тригера, як витікає з порівняльного аналізу Табл. 4.7 і Табл. 4.12, можливо побудувати D-тригер. Це пояснюється тим, що при наявності синхросигналу D-режим забезпечується, якщо входи J та К матимуть інверсні значення. Тобто, для створення D-тригера на базі JK-тригера необхідно з’єднати вхід К з входом J (D) через інвертор (рис. 4.30).

Враховуючи те, що JK-тригери та D-тригери відносяться до категорії складних схем, при їх побудові використані всі можливості, щоб надати їм більше функціональних можливостей. Для цього інформаційні входи доповнюються R- i S- входами. При цьому схема будується так, щоб R- iS- входи мали перевагу в своїй дії перед функціональними. Такі входи приєднується безпосередньо на входи S- тригера, окрім М-тригера або схеми керування, а тому і є асинхронними. Після закінчення дії сигналів по асинхронних входах установлені ними значення виходів Qта  використовуються при наступній дії функціональних входів. Типові схеми тригерів з асинхронними входами приведені на рис. 4.31, а, б.

Як правило, ці входи мають низькі активні рівні вхідних сигналів. В двоступінчатому тригері активний асинхронний вхід діє одночасно на тригери (як М-, так і S- типів), так і на мікросхеми керування DD1, DD2, виключаючи можливість їх дії на активному рівні С-сигналу.

В шестиелементному тригері (рис. 4.31, б)  i  входи перекривають можливі шляхи дії С і D входів і встановлюють необхідні значення вихідного RS-тригера, виготовленого на логічних елементах DD5, DD6. Наявність одночасної дії  та  входів приводить до невизначеного стану і повинна бути виключена.

Табл. 4.13

Приклади JK-тригерів

4.5. Т- та ТV-тригери

До тригерів Т-типу, як вказувалось раніше, відносяться такі схеми, які за сигналом на Т-вхід переключаються на протилежний стан. Це зазвичай тригери з динамічним Т-входом або з динамічним С-входом і статичним Т-входом. В зв’язку з тим, що вони легко можуть бути організовані на базі динамічних D- або JK-тригерів, як самостійні мікросхеми не виготовляються. В зв’язку з їх широким використанням в лічильниках імпульсів, Т-тригери з динамічним Т-входом часто називаються тригерами з лічильним входом, або лічильними тригерами. В залежності від характеру дії Т-динамічного входу, вони часто поділяються на Т-тригери, які спрацьовують за фронтом Т-імпульсу, та -тригери, що спрацьовують за зрізом Т-імпульсу.

В Табл. 4.14 приведений перелік можливих станів обох типів тригерів. З Табл. 4.14 витікає, що в Т-тригерах, на відміну від раніше розглянутих схем, стан виходу Q_n+1 залежить не від значень інформаційних сигналів, а визначається тільки їх станом в попередньому такті.

Рівняння роботи асинхронного тактованого Т-тригера має вигляд:

.

(4.13)

Для синхронного Т-тригера маємо:

.

(4.14)

Це рівняння за виглядом співпадає з виразом для логічної функції „ВИКЛЮЧАЮЧЕ АБО”, звідки витікає, що Т-тригер виконує операцію складання по модулю 2 вхідної змінної, що визначає вихідний стан тригера. Рис. 4.32 пояснює особливості роботи тригера з прямим керуванням. З рисунку витікає, що, спрацьовуючи за фронтом вхідних імпульсів, він ділить їх частоту на 2.

Т-тригер легко можна одержати з JK- або D-тригерів. На рис. 4.33 приводяться приклади створення схем Т-тригерів. Схеми рис. 4.33, а, б зрозумілі без пояснень. D-тригер також можливо перетворити в Т-тригер. Це пояснюється тим, що вихід Q_n приймає в такти (n + 1) значення, що було на вході D в n-ому такті. Тому з’єднання D-входу з виходом  забезпечує зміну стану Q кожного разу при появі фронту Т-входу.