Тригери, тригерні схеми (RS-тригери. Загальна характеристика тригерних схем. D-тригери. JK-тригери. Т- та ТV-тригери), страница 10

При побудові синхронних цифрових схем їх розподіляють на дві групи. В одну групу входять комбінаційні схеми з визначеною кількістю входів та виходів. До іншої групи входять схеми D-тригерів, які мають особливість зберігати записану інформацію протягом одного такту.

Узагальнена цифрова схема може бути приведена до структури, що зображена на рис. 4.38 (аналог конвеєрної обробки інформації в мікропроцесорах і мікропроцесорних системах).

Схема включає в себе послідовно об’єднані групи D-тригерів, позначених на рис. 4.38 як DI, DII, …, DN, і комбінаційних схем, позначених КСI, КСІІ, …, KC(N–1), KCN. Кожна з груп тригерів об’єднується за принципом синхронізації від одного синхроімпульсу і в загальному плані представляє собою паралельний регістр, виконаний на D-тригерах.

Кожна група КС включає в себе чисто комбінаційну схемотехніку, яка виконує одночасно ряд логічних функцій, приймаючи інформацію з виходів попереднього регістра пам’яті і передаючи на наступний, який синхронізується другим синхроімпульсом. Внутрішні зворотні зв’язки в групі комбінаційних схем відсутні.

Фізичну сутність процесів в схемі та ідеологію проектування цифрових пристроїв з двофазною синхронізацією пояснює рис. 4.39. За синхросигналом С2 чергова група інформаційних сигналів записується в регістрову групу D-тригерів N і передається для обробки на вхід комбінаційної схеми N. Через деякий інтервал часу ця інформація з’явиться на вхідних шинах D-тригерів DI. В момент часу t₁ з’являється фронт синхросигналу С1, за яким як вхідна інформація, що подається на входи S, так і інформація з виходів KCN записуються в тригери DI. По закінченні перехідних процесів в тригерах DI на їх виходах з’являються сигнали, які починають опрацьовуватись комбінаційною схемою KCI. Як правило, в схемі мають місце паралельні шляхи розповсюдження сигналів, тому вихідні сигнали KCI спочатку є невизначеними, адже вони спотворюються перехідними процесами. На рис. 4.39 картина гонок в KCI відображена на інтервалі  часу t₁ – t₂. Інтервал часу t₁ – t₂ перехідних процесів для DII не описаний через те, що всі тригери в цьому інтервалі часу закриті нульовим рівнем сигналу С2. До моменту t₂ всі перехідні процеси закінчуються, сигнали на виході KCI фіксуються, і в інтервалі часу t₂ – t₃ ніякі стани в схемі не змінюються.

При подачі сигналу С2 в момент t₃ установлені значення виходів KCI записуються в DI і по завершенні в них перехідних процесів подаються на входи послідуючої комбінаційної схеми KCII. Процеси гонок в KCII проходять в інтервалі часу t₃ – t₄ і до моменту t₅ появи фронту синхроімпульсу С1 встановлюються незмінними. При появі С1 результати обробки сигналів в KCII перезаписуються в послідуючі регістрові схеми. Як результат, в синхронному пристрої йде циклічна багатоступенева обробка інформації в комбінаційних схемах, при якій комбінаційні схеми працюють по черзі. Завдяки цьому ніякі гоночні процеси в комбінаційних схемах не можуть внести похибку в обробку вхідних сигналів. Для цього необхідно лише, щоб інтервал часу Т_Ф перевершував максимальну тривалість перехідних процесів. Проектант завжди в змозі забезпечити таке співвідношення на основі паспортних значень максимальних затримок мікросхем.

Величина Т_Ф залежить від величини затримки t_З комбінаційних схем, яка може змінюватись в широких межах. Якщо t_З менша вибраної величини Т_Ф, то таке співвідношення не має негативних наслідків, виключаючи лише зниження швидкості обробки інформації. Але тоді іноді затримка деяких комбінаційних схем перевищує величину робочого інтервалу Т_Ф, в результаті чого, відповідно до рис. 4.39, схема стає непрацездатною. В подібних ситуаціях можуть використовуватись різні шляхи вирішення проблеми.

Найпростішим з них є підвищення тривалості Т_Ф і, відповідно, періоду синхроімпульсів. Як результат, це може суттєво знизити швидкодію розробленої схеми. Для того, щоб залишити частоту синхронізації незмінною, використовують несиметричну двофазну синхронізацію, при якій . В цьому випадку, якщо можливо, комбінаційні схеми з більшим часом затримки розміщуються в більшому робочому інтервалі. Якщо подвійна організація схемотехніки неможлива, то комбінаційну схему з великою тривалістю t_З розбивають на дві схеми і між ними встановлюють проміжний запам’ятовуючий вузол. Такий спосіб приводить до необхідної послідуючої перефазовки схеми. Широко використовується спосіб, при якому комбінаційні вузли з низькою швидкодією виділяють окремо і для них знижують частоту синхронізації до необхідної.

Найбільш гнучкий спосіб забезпечення високої швидкодії при наявності комбінаційних схем з великою затримкою, це використання багатофазних схем синхронізації, які використовуються в швидкодіючих пристроях. Переваги таких схем ілюструє рис. 4.40. В залежності від величини конкретної затримки кожної комбінаційної схеми, на С-входи пристроїв пам’яті можливо заводити різні фази синхронізації і, відповідно, відкривати тригери-приймачі з затримкою на інтервали часу, кратні Т_Ф (Т_Ф, 2 Т_Ф, 3 Т_Ф, …) відносно тієї фази, яка синхронізує передавач інформації. Не допустимо тільки синхронізувати тригери-приймачі синхросигналом тієї фази, якою синхронізувалися тригери-передавачі розгляданої комбінаційної схеми. Розглянутий спосіб широко використовується в практиці, адже він дає також можливість зменшити неробочі інтервали комбінаційних схем, що мають місце при очікуванні синхросигналу.

На вибір тактової частоти генератора синхросигналів впливають також типи тригерів, розгалуженість схеми розподілення синхросигналів. Вказані особливості використовуються тільки досвідченими конструкторами при проектуванні складних цифрових схем автоматики. З розвитком потужних мікропроцесорів та машинних методів проектування ці особливості стають неактуальними.