Регістри і лічильники імпульсів

5.РЕГІСТРИ,ЛІЧИЛЬНИКИ ІМПУЛЬСІВ

5.1. Регістри

          Регістрами називаються послідовністні пристрої, призначені для збереження та перетворення інформації, поданої у вигляді багаторозрядних двійкових чисел. В залежності від функціональних можливостей, регістри поділяються на два типи: накопичувальні (регістри пам’яті) та послідовні (регістри зсуву). В свою чергу послідовні регістри поділяються [6]: за засобом вводу та виводу інформації – на паралельні, послідовні та комбіновані; за направленням зсуву (передачі) інформації – на однонаправлені та реверсивні.

          В обох типах регістрів в якості комірок, що запам’ятовують інформацію, використовуються тригери. Кількість   тригерів визначається кількістю розрядів чи­с­ла, яке може бути записано в регістр. Регістри звичайно будуються таким чином, щоб нарощування їх розрядності не викликало складності. До розрядів регістрів поняття “ваговий коефіцієнт” не застосовується, так як кожний розряд не залежить від інших. Тому на умовних зображеннях регістрів нумерація міток інформаційних вво­дів та виводів йде підряд.

5.І.І. Регістри пам’яті

          Регістри пам’яті призначені для запису, збереження та видачі інформації, що представлена у двійковому коді. Елементами пам’яті в ре­гістрах являються  синхронні тригери, здебільшого, D типу, тому такі регістри можуть бути виконані з використанням мікросхем, які містять набори синхроних тригерів, наприклад 1533ТМ5, 1533ТМ7 (рис.1.1,а), чотири статичних D-тригери або 1533ТМ8 з динамічними D-тригерами (рис.1.1,б). В схемі з статичними D-тригерами інформація, надана на входи D1-D4, записується при наяві на входах С потенціалу, що відповідає логічній одиниці “І”. Зчитування інформації з прямих входів Q_t здійснюється за допомогою елемента DD2 при подачі логічної одиниці на вхід дозволу зчитування ER (ER=I).

          Відмінність схеми,  приведеній на рис І.І,б,  віід попередньої складається лише в тому, що запис інформації в D-тригери відбувається при спаді (від’ємному перепаді) імпульсу на вході С.

Аналогічно будуються регістри  пам’яті на інтегральних мікросхемах (ІМС) 155ТМ9, К53ІТМ9, К555ТМ9, містящих шість D-тригерів. Відмінність вказаних  ІМС лише у величені споживаємого струму та швидкодії.

          У мікропроцесорних комплектах великих інтегральних схем (ВІС) також використовуються окремі ІМС, які реалізують регістри пам’яті. Наприклад, мікросхема КМІ804ИРІ є чотирьохрозрядний паралельний регістр (рис.І.2), призначений для застосування у складі центральних мікроЕОМ та інших обчислювальних пристроїв в якості універсального регістру (даних, адресу команд, стану та ін.) [10]. Регістр має можливість за командою керуючого сигналу Е=0 видавати записану інформацію на другі незалежні виходи У_і, значення яких при Е=1 перходять у високоімпендантний стан. Робота регістру пояснюється табл.1.1.

 Таблиця 1.1.

Сигнали на входах			Сигнали на виходах		Сигнали на входах			Сигнали на виходах
E	C	Di	Qi	Уi	E	C	Di	Qi	Уi
1 1 1 1	0 1 1 1	X X 0 1	NC NC 0 1	Z Z Z Z	0 0 0 0	1 1 0 1	0 1 X X	0 1 NC NC	0 1 NC NC

Примітка: х – стан входу байдужий; NC – без змін; Z – високоімпендансний стан; І  - позитивний перепад.

На відміну від розгляданих схем, що містять входи дозволу считування, регістри К53ІИРІ8 і К53ІИРІ9 мають входи дозволу запису ЕІ. Перший з них – шестирозрядний, кожний тригер в ньому має тільки прямий вхід Q. Другий – чотирьохрозрядний – має дві групи входів –  та  . обидва регістри мають динамічні тактуюмі входи та запис інформації в них здійснюється по фронту (позитивному перепаді) синхроімпульсу С. На рис.1.3 наведен приклад використання цих регістрів для демультиплексування ін­фор­мації, що поступає по шині даних. Керування регіст­ром здійснюється від дешифратора DDS, визначаємий у співвідношенні з логікою його роботи

подається на вхід ЕІ відповідного регістру. По фронту імпульсу, що поступає на вхід С, інформація шини даних записується в регістр і з’являється на виходах Q. Регістр К53ІР20 може вирішувати зворотню задачу – мультиплексувати інформацію з двох незалежних шин в одну. Його входи організовані як два порта даних – А та В – по чотири провідника в кожному -  та  . Комутація інформації з портів А і В на вхід Q здійснюється по входу ER. При ER=0 в регистр завантажується інформація, яка надходить на входи порту А з шини А (рис 1.4). При ER=1 здійснюється завантаження інформації з порту В. На входах Q інформація з’являється одразу ж після завантаження.

          В мікросхемах серії 1500 функції регістру пам’яті можуть виконувати ІМС К1500ИР150 та К1500ИР151, що містять по шість D-тригерів. Кожний з них має інверсні входи. В ІМС К1500ИР150 тригери статичні, а керування здійсню­ється по входам  через вбудований елемент  “І” (рис.1.5,а). В ІМС К1500ИР151 D-тригери динамічні (рис.1.5,б), спрацьовування їх викону­ється по позитивному перепаду синхро­ім­пульсу, який надходить на один з син­хро­входів – С_а чи С_в при низькому потенціалі на другому.

          Стан тригерів ІМС К1500ИР150 та ІМС К1500ИР151 наведені в табл.1.2 та 1.3 відповідно.

Таблиця 1.2

Входи				Виходи
D	А	В	R		Q
1	0	0	0	0	1
0	0	0	0	1	0
X	X	1	0	Без змін
X	1	X	0
X	X	X	1	1	0

          Регістри пам’яті, що містяться на ІМС  серії К1500, відрізняються високою швидкодією. Тактова частота перемикання тригерів в них може досягати 400МГц, а типовий час затримки не перебільшує 0,9-1,0 н/с [15].

          При побудові інтерфейсу мікропро­цесорних прист­роїв, а також складних цифрових схем з шиною орга­нізації передачі інформації широко використовується багаторежимний буферний регістр (ББК) К589ИР12 [9,10] (рис.1.6), який є універсальним восьмирозрядним регістром з виходами, що мають три стани.

                    Наява вбудованної логічної схеми керування незалежного тригеру для фор­мування запитів на переривання від центрального процесору разом з синхроними D-тригерами пам’яті, під’єднаними до виходу ІМС через буферні підсилювачі, дає можливість з його допомогою вирішувати будь-які задачі цифрової та мікропроце­сорної техніки. Один чи декілька ББР можуть використовуватися для реалізації про­стих регістрів даних, мультиплексорів, двунаправлених шиних формувачів, перери­ва­ємих каналів вводу-виводу та ін.

          В ББР керуючими входами є  Ці входи використовуються для вибору мікросхеми, вибору режимів її роботи, керування інформацією, яка знаходиться в регістрі, станом вихідних буферних каскадів та внутрішнім тригером запиту на переривання. Інформація подається на входи D0-D7, а видача її здійснюється по виходам Q₀ – Q₇. Для вибору мікросхеми вико­ристовуються входи . При наяві нуля на вході   та “1” на  мікросхема виб­рана. Сигнали, що поступають на входи  та , використо­вуються як синхросигнал для асинхронної установки стану вихід­них буферних каскадів ББР і внутрішнього тригеру запиту переривань.