Символы восьмеричной системы счисления. Символы шестнадцатеричной системы счисления. Запись десятичного числа 7 в двоично-десятичном коде, страница 2

28

Для реализации логической функции  с учетом инвертирования переменных потребуется _ ЛЭ 2ИЛИ-НЕ

1)  2

2)  3

3)  5

4)  6

29

Логическая функция _ равна х₁:

1) 

2) 

3) 

4) 

30

Логическая функция _ равна х₃:

1) 

2) 

3) 

4) 

31

Склеиваются минтермы:

1) 

2) 

3) 

4) 

32

Логическая функция  записана в форме:

1)  СДНФ

2)  ДНФ

3)  СКНФ

4)  КНФ

33

Логическая функция  записана в форме:

1)  СДНФ

2)  СКНФ

3)  КНФ

4)  ДНФ

34

Логическая функция  записана в форме:

1)  СДНФ

2)  СКНФ

3)  ДНФ

4)  КНФ

35

Логическая функция _ представлена в базисе «Штрих Шеффера»:

1) 

2) 

3) 

4)    

36

Логическая функция _ представлена в базисе «Стрелка Пирса»:

1) 

2) 

3) 

4) 

37

Двоичный код на выходах приоритетного шифратора «8®3», если подать «лог 1» на входы с номерами 2 и 5 одновременно, равен:

1)  010

2)  101

3)  111

4)  011

38

Двоичный код на выходах приоритетного шифратора «8®3», если подать «лог 1» на входы с номерами 3 и 7 одновременно, равен:

1)  011

2)  100

3)  000

4)  111

39

Если на входы дешифратора «3®8» с весовыми коэффициентами 4,2,1 подать соответственно сигналы х₃=1, х₂=1, х₁=0, то на выходе _ образуется минтерм :

1)  у₀

2)  у₃

3)  у₆

4)  у₇

40

Дешифратор «3®8» преобразует двоичный код в _ код:

1)  десятичный

2)  унитарный

3)  с избытком 3

4)  шестнадцатеричный

41

Если на информационные входы D₀-D₃ и на адресные входы А₀-А₁ мультиплексора «4®1» подать «лог 1», то на выходе образуется минтерм:

1) 

2) 

3) 

4) 

42

Мультиплексор «2³®1» должен иметь _ адресных входов:

1)  1

2)  2

3)  3

4)  8

43

Мультиплексор «2³®1» не может использоваться для:

1)  преобразования параллельного кода в последовательный

2)  коммутации на выход одного из 2³ каналов

3)  формирования логической функции четырех переменных

4)  дешифрации адресных входов

44

Демультиплексор «1®4» не может использоваться для:

1)  дешифрации адресных входов

2)  преобразования двоичного кода в унитарный

3)  преобразования двоичного кода в код Джонсона

4)  коммутации информационного входа на один из выходов

45

На прямом выходе А¹В одноразрядного компаратора, где А и В входы, формируется функция:

1) 

2)   

3) 

4) 

46

На прямом выходе А=В одноразрядного компаратора, где А и В входы, формируется функция:

1) 

2) 

3) 

4) 

47

На выходе Р (переноса) одноразрядного полусумматора появляется «лог 1», если на входы А и В подаются сигналы:

1)  А=В=0

2)  А=В=1

3)  А=0, В=1

4)  А=1, В=0

48

На выходах S₁ (суммы) и Р₁ (переноса) одноразрядного комбинационного сумматора появляется «лог 1», если на входы А₁, В₁ (слагаемых) и Р₀ (переноса) подаются сигналы:

1)  А₁=00, В₁=1, Р₀=1

2)  А₁=1, В₁=1, Р₀=0

3)  А₁=1, В₁=0, Р₀=1

4)  А₁=1, В₁=1, Р₀=1