Моделирование логических элементов на базе ТТЛ. Таблица истинности схемы и минимизированное булево выражение логической функции, выполняемой схемой, страница 9

2.  Лабораторная работа 2. Управление светодиодами и последовательным интерфейсом. Методическое пособие, стр. 4, 8, ftp://embedded.ifmo.ru/POSOBIE/IOS2003_lab2.pdf 

3.  ADuC812 Data sheet rev. C, стр. 34-35, ftp://embedded.ifmo.ru/DOC/SDK11/DOC/ADuC812/ADuC812.pdf 

4.  SIEMENS SAB80515/SAB80C515 User’s manual, стр. 55-56, 60-61, ftp://embedded.ifmo.ru/DOC/SDK1/DOC/515/m80515.pdf 

5.4. Вариант III. Проектирование приемопередатчика по синхронному последовательному интерфейсу SPI, режим Master

5.4.1. Задание

Спроектировать устройство для приема и передачи информации по интерфейсу SPI в ведущем режиме. Обмен должен происходить словами данных разрядности 8 бит. Диаграмма процесса обмена представлена на рисунке.

- получить значение

Рисунок 13. Сеанс приема-передачи данных.

Формирование очередного бита данных на линии (SDO или SDI, в последнем случае формирует передающее slave-устройство) происходит по положительному перепаду SCK. Данные передаются старшим битом вперед. Состояние линии SDI определяется приемником в момент отрицательного перепада SCK. После окончания сеанса обмена состояние линий SDO и SDI не влияет на устройства, участвовавшие в обмене, SCK должен находиться в состоянии лог. «0» (низкий уровень потенциала).

Проектируемый приемопередатчик должен иметь внешние выводы, представленные на следующем рисунке.

Рисунок 14. Внешние выводы приемопередатчика.

Таблица 3. Назначение выводов приемопередатчика SPI.

Устройство должно работать в соответствии со следующими временными диаграммами.

Обмен инициируется подачей импульса на вход WR. При этом, пока на WR активный уровень, устройство воспринимает состояние входов Data[] как передаваемый байт данных. После отрицательного перепада WR выход IF переводится в неактивное состояние. С первым следующим положительным перепадом Clk на SCK выдается импульс, по периоду и скважности равный импульсу синхронизации (Clk). Одновременно происходит выдача старшего бита передаваемых данных на SDO. В момент отрицательного перепада на Clk устройство считывает и запоминает состояние SDI как старший бит принимаемого байта данных. Со следующим положительным перепадом Clk на SCK опять выдается импульс, повторяющий импульс синхронизации, на SDO – следующий (более младший) бит передаваемых данных, а в момент отрицательного перепада Clk с SDI считывается и запоминается следующий бит принимаемых данных, и т.д. до младшего разряда передаваемых/принимаемых данных. В момент отрицательного перепада Clk на восьмом такте обмена (когда с SDI считывается младший бит данных) устройство сигнализирует о завершении обмена переводом выхода IF в активное состояние. После этого возможно чтение принятых данных и/или инициирование нового цикла обмена. На весь период обмена, начиная с отрицательного перепада WR, инициировавшего обмен, состояние WR игнорируется устройством. 

Чтение принятого в результате обмена байта данных производится подачей импульса на вход RD приемопередатчика.