Курсовая работа по дисциплине: «Цифровые устройства м микропроцессоры» на тему: Генератор шума, страница 2

На структурном этапе производится окончательный выбор микропроцессорного комплекта или микроконтроллера. Осуществляется детализация программы, аппаратных схем и решений, их корректировка. В итоге создается окончательный вариант функциональной схемы вычислительного устройства, МПУ, функциональных схем устройств сопряжения. Сначала составляется программа, которая позволяет уточнить объем ресурсов памяти ОЗУ и ПЗУ. Моя программа является небольшой и составляет приблизительно 40 байт. Исходя из этого, выбираем, в качестве микроконтроллера, МК51: память программ ПЗУ имеет емкость 4 кбайта- предназначена для хранения команд, констант управляющих слов инициализации; объем памяти данных (ОЗУ) равен 128 байт- предназначен для хранения переменных в процессе выполнения прикладной программы. Логическая организация допускает расширение ОЗУ до 256 байт. Так же может быть расширен и объем ПЗУ до 64 кбайт путем подключения внешних БИС. Так как ЗУ имеет емкость 2^K =256 байт, где K=8, то для адресации его ячеек используется K линий шины адреса: А₀- А₇.

Принципиальная схема.

Принципиальная схема представлена на рис. 3.

КМ1816ВЕ51 – 8-разрядный микроконтроллер, выполненный на основе высокоуровневой n-МОП технологии, и выпускается в корпусе БИС, имеющем 40 внешних выводов. Для работы МК51 требуется 1 источник питания +5 В. Через четыре программируемых порта ввода ввода/вывода МК51 взаимодействует со средой в стандарте ТТЛ- схем с тремя состояниями выхода. Корпус МК51 имеет 2 вывода для подключения кварцевого резонатора, 4 вывода для сигналов, управляющих режимом работы МК, и 8 линий порта 3, которые могут быть запрограммированы пользователем на выполнение специализированных(альтернативных) функций обмена информацией со средой. Тактовая частота может составлять 3,5…12 МГц. Система команд МК51 включает 111 команд, из которых 49 однобайтовых, 45 двухбайтовых и 17 трехбайтовых. Все команды выполняются за один или два машинных цикла, кроме команд умножения и деления, требующих четырех циклов.

Блок схема.

Расчет временной задержки.

τ₃- временная задержка

τ₃=Δt-(t₁+ t₂+ t₃+… t_n)X , где X- время, за которое реализуется 1 цикл при заданной частоте равное 0,5 мкс

τ₃=20-34*0,5=3

Холостая команда NOP реализует задержку в 0,5 мкс