Разработка и исследование систем многоканальной цифровой обработки сигналов частотной телеграфии, страница 16

Выбор канала ввода-вывода ГС при чтении или записи данных в ЦСП осуществляется путем дешифрации (DC) линий адреса A11…А0 и использования управляющих сигналов IOMS, RD и WR (обращения к области памяти ввода-вывода, чтения и записи).

Обмен данными ЦСП с управляющим компьютером осуществляется под действием сигналов управления параллельного порта IDMA.

На рис. 4 приведен пример функциональной схемы процессора ЦОС на базе ЦСП ADSP-2181, иллюстрирующий его интерфейсные средства и возможности.

VOUT

 
 


Рис. 4. Пример функциональной схемы процессора ЦОС

В пояснительной записке по данному вопросу нужно привести функциональную схему процессора ЦОС и описать назначение сигналов порта IDMA.

ПРОГРАММИРОВАНИЕ ПОДСИСТЕМ ФГС И РГС

НА ЯЗЫКЕ АССЕМБЛЕРА ПРОЦЕССОРА ADSP-2181

      В курсовой работе по данному разделу можно ограничиться примером программы на языке ассемблера звена РЦФ 2-го порядка из лабораторной работы №9. В расширенном варианте может быть разработана программа для выбранного типа подсистемы ФГС или РГС с параллельным вводом-выводом данных с каналов аналогового ввода-вывода ГС через область памяти ввода-вывода по прерыванию IRQE и цифрового ввода-вывода КС по прерыванию кадровой синхронизации приема последовательного порта SPORT0. По согласованию с преподавателем при разработке расширенного варианта программы может быть сокращен объем по другим разделам курсовой работы, например, по программированию цифровых фильтров на языке высокого уровня или ассемблера IBM PC, лабораторная работа №4.