13. SIGN 0
14. SIGN RGX_WR OR RGY_WR OR RGT_WR OR CTK_INC
15. JMP P1, M1
16. SIGN ALUT_NOT
17. SIGN ALUT_NOT OR RGT_WR
18. SIGN RGC_WR
19. SIGN 0
20. SIGN 0
21. SIGN RGT_WR
22. SIGN STOP
Первой инструкции происходит предварительный выбор первого канала на мультиплексорах, затем происходит установка регистров с выходов мультиплексора, при установленном первом канале на них, в регистр RGX происходит копирование входного аргумента X, а в RGY копирование константы 1. На третьей инструкции происходит копирование значение из регистра RGX в регистр RGSX, на данный момент эти регистры содержат входной аргумент (режим работы регистра S1=S0=1). Затем на инструкциях 4 – 5 происходит ожидание выполнения вычисления 1 – X, длительность ожидания 100 нсек. необходима для сумматора и распространения сигнала через мультиплексор. Так как регистр RGY содержит единицу (старший бит, равен 0), то будут выполняться операции RGX + RGSX и RGY – RGSX. Инструкцией 6 происходит фиксирование результата операции RGY – RGSX. Инструкций 7 копируется значение битов 4…1 счетчика CTK в биты 3…1 счетчика CTI. 8 инструкцией увеличивается на единицу значение счетчика CTI. В инструкциях 8, 9 задается цикл по счетчику CTI, до его обнуления выполняются операции сдвига вправо. В 10 инструкции происходит фиксирование константы считанной из ПЗУ констант. После этого происходит ожидание выполнения операции сложения и вычитания на регистрах RGX и RGY с регистром RGSX, и распространения значений через мультиплексоры, а также выполнения операций сложения регистров RGT и RGC. Инструкция 14 фиксирует результаты в регистрах RGX, RGY, RGT и увеличивает значение счетчика CTK на единицу. Инструкция 15 осуществляет условный переход, если значение счетчика не равно 29. Инструкциями 16, 17 выполняется инвертирование всех разрядов. Затем происходит сложение с константой 1. Так как, для преобразование в отрицательное число в дополнительном коде в числе инвертируются все разряды, и прибавляется 1, константу 1 можно прошить в ПЗУ. После того как алгоритм отработал, подается сигнал окончания работы.
Расчет времени выполнения программы:
Количество тактов до цикла – 6.
Фиксированное количество тактов на одну итерацию – 9 тактов.
Количество итерации – 31.
Количество тактов,
затрачиваемое на сдвиги – 
.
Количество тактов после цикла – 9.
8. Расчет резистивно–емкостных цепей.
1. Расчет резисторов установки логической единицы.
Расчет резисторов произведем при помощи формул:
где
– напряжение питания серии;
– минимальное напряжение единицы серии;
– максимальное напряжение единицы серии;
– входной ток единицы;
n – число объединенных входов.
Количество подключаемых входов определяется из количества вентилей подключенных к выводу.
Суммарно
число вентилей равно 36, так как к одному резистору можно подключить не более
20 входов, то установку логической единицы произведем с помощью двух
резисторов, каждый на 18 входов. Тогда: 
, 
.
Выберем номинал 2,7 кОм.
При пробое одного из входных диодов элементов, максимальный ток пробоя составит 1 мА, тогда падение напряжения на резисторе установки единицы будет равно 2,7 В, и на входе будет напряжение 2,3 В, а для открытии третьего p – n перехода элемента, что соответствует логической единице на входе, необходимо напряжение 0,7x3=2,1 В. Это означает, что при пробое одного элемента, на входе остальных сохранится логическая единица.
2. Расчет емкостных фильтров питания.
Для фильтрации ВЧ помех, возникающих при переключениях элементов, применяются конденсаторы индивидуальной развязки.
Емкость на вентиль рассчитывается из соотношения:
– максимальный выходной ток короткого замыкания
микросхемы для 1533 серии.
– время нарастания.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.