Проектирование принципиальной схемы процессора для вычисления функции sin(j) методом «цифра за цифрой», страница 6

24Х разрядное арифметико-логическое устройство реализовано на ИМС типа 1533ИП3. Данная микросхема представляет собой 4Х разрядное АЛУ способное выполнять операции алгебраического сложения и др. операции. Для построения 24Х разрядного АЛУ с параллельным переносом используется устройство переноса типа 589ИК03. Эта микросхема может обслуживать до 8И устройств типа 1533ИП3.

Регистры RX, RY, RO, согласно логике работы, должны обеспечивать возможность записи информации от двух источников, поэтому использована микросхема MC74LS298 –это 4Х разрядный мультиплексор 2–>1 с регистром на выходе.

Регистры RX1, RY1 –сдвиговые регистры с установкой  режима работы: хранение, сдвиг влево, сдвиг вправо, параллельная загрузка. С учетом требования оптимизации применяются регистры типа MC74F194. Эта микросхема выбрана исходя из следующих соображений: возможность работы на той же частоте, что и управляющий автомат, имеется режим хранения, параллельной загрузки.

Микросхемы 1533АП5 применяются для буферизации шины, по которой производится обмен с внешним устройством. В одном корпусе расположено два 4Х разрядных формирователя.

ПЗУ 1608РТ1 хранит константы необходимые для работы алгоритма вычисления функции sin(j) методом «цифра за цифрой», кроме того, в самом старшем адресе располагается константа p/2 необходимая для приведения аргумента в первую или четвертую четверть. Необходимость использования 24Х разрядных констант обуславливает применение трех ПЗУ для увеличения разрядности данных.

Для формирования условия RO_LOW, которое означает, что |RO|<2-11 используются элементы исключающее или типа 74F86. Которые сравнивают знаковый разряд с старшими разрядами. Далее происходит сборка по или результатов сравнения. Это реализовано использую законы теории булевой алгебры (). Для этого использовались инверторы с открытым коллектором типа 531ЛН2. Кроме того, элемент исключающее или используется для формирования признака ROGP.

Инверторы типа 531ЛН1 используются для буферизации сигналов управления АЛУ и построения кварцевого генератора.

Логические ИМС 2И типа 1533ЛИ1 используются для логической обработки сигналов с выхода управляющего автомата, которые после обработки управляют выходными буферами.


Таблица №1. Динамические параметры

Микросхема

Параметр

Значение

Единица измерения

74LS298

задержка распространения, от 11 до 15, 14, 13, 12

32

нс

1533ИП3

задержка распространения для входа переноса 7 по выходам формирования функций 9, 10, 11, 13

26

нс

задержка распространения для входов 1, 2, 18-23 по выходам распространения и образования переноса

34

нс

589ИК03

задержка распространения для входов распространения и образования переноса по выходам переноса

20

нс

74F86

задержка распространения сигнала от входа до выхода

8

нс

531ЛН2

задержка распространения сигнала от входа до выхода

7.5

нс

531ЛН1

задержка распространения сигнала от входа до выхода

5

нс

PAL16R8

время стабилизации данных на выходе после прихода  синхроимпульса

3.5

нс

1533АП5

задержка распространения сигнала

задержка распространения при переходе из (в) Z состояние

10

40

нс

1533ЛИ1

задержка распространения

14

нс

74F194

задержка распространения

8

нс

1608РТ

время выборки адреса

35

нс

Таблица №2.

Статические параметры.