Проектирование принципиальной схемы процессора для вычисления функции sin(j) методом «цифра за цифрой», страница 5

pn, qn –состояния входов, выходов до прихода синхроимпульса

H –высокий уровень напряжения

L –низкий уровень напряжения

X –безразлично

l, h –низкий и высокий уровни сигналов соотв. на период пред установки  до прихода синхроимпульса.

24Х разрядное арифметико-логическое устройство реализовано на ИМС типа 1533ИП3. Данная микросхема представляет собой 4Х разрядное АЛУ способное выполнять операции алгебраического сложения и др. операции.

Таблица истинности:

E3

E2

E1

E0

MO

A+B

H

L

H

H

L

A-B

L

H

H

L

L

Для организации параллельного переноса в этой структуре используется ИМС 589ИК03.

Управление режимом работы АЛУ осуществляется знаковым битом регистра RO, т.к. знаковый бит используется при выработке других условий, то необходимо буферировать этот бит перед тем, как нагружать его более чем 30Ю входами.

Для хранения констант выбираем ПЗУ типа 1608РТ1 (32*8). Для получения 24Х разрядных констант необходимо параллельно подключить 3 ПЗУ.

Важным этапом при проектировании принципиальной схемы является выбор критического пути прохождения сигнала. Т.е. участка, на который приходится максимальная потеря времени. Поскольку в данном КП базовой серией является ТТЛШ, УТТЛШ, то с использованием микросхем серии FAST спешить не  будем.  Одним из наибольших, время работы «съедает» система сдвигов. Поэтому для того чтобы, получить максимальное быстродействие используется регистр серии FAST.


5.1. Описание работы принципиальной схемы

После включения питания, микросхема DD30 формирует сигнал сброса, который  длится после повышения напряжения питания до 4.5 в течении 10нс. За .то время происходит синхронный сброс управляющего автомата. А после этого, схема переходит в режим ожидания. Как только на выв. 3 DD29 устанавливается сигнал D_READY равный «1». С приходом следующего  синхроимпульса на выводе 14 DD29 устанавливается низкий уровень (лог. «0»), который подается на вход селекции мультиплексора-регистра (выв. 10 DD1-DD6, 1DD1-1DD6, 2DD1-2DD6), что позволяет через 25 нс произвести запись во внутренний регистр данных, находящихся на входах 03, 04, 09, 07. С приходом следующего синхроимпульса (положительного фронта), производится запись в регистр RO (2DD1-2DD6) записывается число, поступившее  с внешней шины данных через буферные элементы DD23-DD28, в регистр RX (DD1-DD6) производится запись константы, которая жестко задана, в регистр RY (1DD1-1DD6) производится запись «0».

После этого на входе селекции мультиплексоров-регистров ( DD1-DD6, 1DD1-1DD6, 2DD1-2DD6) устанавливается сигнал высокого уровня (лог. «1»), который  определяет, что данные подаваемые с выхода АЛУ (DD13-DD19, 1DD13-1DD19, 2DD13-2DD19) будут теперь записываться во внутренний регистр.

Далее логика работы устройства совпадает с логикой работы функциональной схемы, поэтому рассмотрим назначение узлов и элементов схемы.

Микросхемы DD34-DD36, DD38, DD40 служат для формирования признака RO_LOW, т.к. от того как быстро сформируется этот признак, зависит, будет ли вычисляться значение функции синуса или будет выдан ответ. Поэтому, использованы элементы серии FAST. На элементе первом  микросхемы DD37 формируется признак ROGP, для того, чтобы сформировать данный признак сложить произвести операцию исключающее или с знаком регистра RO до алгебраического сложения с  константой p/2 и после.

Микросхемы DD41.2, DD41.3 вместе с резисторами R3-R6 b кварцем ZQ1 образуют кварцевый  генератор. Вывод 6 DD41 соединен с входами синхронизации микросхем DD29-DD32 (управляющий автомат) и сдвиговыми регистрами (выв. 11 DD7-DD12,  1DD7-1DD12).

Буферные элементы расположенные (функциональные узлы С1…С2) служат для передачи внешнему устройству результата работы.


6. Краткое описание используемых микросхем и их параметров.