Проектирование электрической принципиальной схемы процессора для вычисления произведения двух чисел с плавающей запятой, страница 4


Микросхемы ТМ8, ТМ9, 4 и 6 D - триггеров с общими          входами сброса и синхронизации. Запись в ячейки производится по фронту из низкого в высокий.

На    вход    R    надо    установить    высокий    уровень    для    всех    корпусов.

Инвертированные выходы нужны для установки обратных значений мантисс на входах счетчиков СТ1, СТ2, служащих для прибавления 1 к обратным X, Y. Таблица истинности для КР1533ИЕ7.

Режим работы

Вход

R

C

+1

-1

Установка в "0"

H

X

X

X

Запись

L

L

X

X

Счет прямой

L

H

-/-

H

Счет обратный

L

H

H

-/-

Из таблицы истинности видно, что на вход "-1", надо подать высокий уровень.

МS1,    МS2,    МS5   -   мультиплексоры   2-> 1 П11А Учитывают положительный или отрицательный множитель.

Таблица истинности КП11А

Входы

Выходы

EZ

SE

D0

D1

Q

H

X

X

X

Z

L

L

D

X

D

L

H

D

X

D

Вход ЕZ на землю,

Мультиплексоры   МS4,   МS5,   4   ->   1,   служат  для   выбора   слагаемых частичных произведений из анализа младшей тетрады множителя.

Таблица истинности КП12.

Входы

Выходы

EZ

S0

S1

D0

D1

D2

D3

Q

L

X

X

X

X

X

X

Z

L

L

L

D

X

X

X

D

L

L

H

X

D

X

X

D

L

H

L

X

X

D

X

D

L

H

H

X

X

X

D

D

Вход EZ на землю.

Для сдвига множителя будем использовать восьмиразрядный сдвиговый регистр ИР13. Для того чтобы уменьшить время сдвига биты данных запишем в регистр через три:

Входы регистра

0

1

2

3

4

5

6

7

8

9

10

11

Биты мантисс

0

4

8

1

5

9

2

6

10

3

7

11

А выбирать младшую тетраду множителя будем с 0, 3, 6, 9 ножек.

Таблица истинности ИР13.

Выбор режима

Входы

Выходы

R

S0

S1

C

EX1(вправо)

D

Q1...Qn

Загрузка

H

H

H

-/-

X

A

A1...An

Сдвиг вправо

H

H

L

-/-

H

A

H,A1...An-1

H

H

L

-/-

L

A

L,A1...An-1

На вход R жестко поставим "1"

Арифметико-логические устройства реализованы на основе ИМС  1533ИПЗ.

Эта   микросхема   способна   выполнять   необходимые   по   алгоритму   операции сложения и вычитания. Данная ИМС предназначена для выполнения операций над


двумя 4-х разрядными операндами. Для увеличения разрядности до требуемой в курсовом проекте можно использовать либо последовательное включение данных ИМС, либо соединение с помощью блока ускоренного переноса ИМС 1533ИП4, но так как общая разрядность данных - 16, то использование последовательного включения приведет к большим задержкам, что крайне не желательно, поэтому необходимо использовать схему ускоренного переноса. Выбор режима функционирования АЛУ осуществляется за счет установки уровня логического нуля на входе Мэ что обеспечивает разрешение внутреннего переноса, т.е. выполнение арифметических операций, и определенных уровней на входах S1-S4, а т. ж. Сrn (табл.3). Второе арифметико-логическое устройство реализовано аналогично.

Выбор операции в ИМС 1533ЙПЗ:

Операция

Входы

S1

S2

S3

S4

Crn

Сложение

H

H

L

H

L

Вычитание

L

H

H

L

H