Исследование дребезга контактов переключателя с помощью встроенного логического анализатора SignalTap II, страница 3

Рис.3.

3.2.  Установите максимальный для данного проекта объем выборки записываемых в SignalTapII данных ориентируясь при настройке на оценку аппаратурных затрат в окне менеджера тестов.

3.3.  Выполните компиляцию проекта. Запрограммируйте микросхему, откроите окно логического анализатора SignalTapII и проведите анализ получаемых импульсов дребезга по программе пп.2.5 – 2.8.

Оформите отчет по проделанной работе.

            Дополнительные вопросы:

1. Как представляются записываемые логическим анализатором SignalTapII данные при использовании сегментированного буфера?
2. Как реализуются условия захвата данных при использовании нескольких уровней Trigger? Проверьте условия захвата экспериментально.
3. Используя Report File или Chip Planner покажите, что сигнал  Synchr разведен на глобальные цепи тактирования.
4.  Используя Chip Planner покажите, как в проекте реализуется  Virtual Pin.

Таблица 2. Варианты индивидуальных заданий.