Разработка сумматора-умножителя (Синтез цифровых схем арифметических устройств, выполняющих операцию над числами представленными в форме с плавающей запятой в двоичной и двоично-четверичной системе счисления)

Министерство образования Республики Беларусь

Учреждение образования

Белорусский  государственный  университет информатики  и  радиоэлектроники

Факультет  компьютерных  систем  и  сетей

Кафедра электронных вычислительных машин

Пояснительная записка к курсовому проекту по дисциплине

“Арифметические и логические основы вычислительной техники”

по теме:

“Разработка сумматора-умножителя”

Выполнил:                                                                               Руководитель проекта:

студент ФКСиС                                                                                        Жеребятьев В. И.

гр. 350502                                                                                                              

Корзун Д.В.

Минск 2005

Содержание:

Постановка задачи

  В данной курсовой работе необходимо синтезировать цифровые схемы арифметических  устройств, выполняющих операцию над числами представленными в форме с плавающей запятой в двоичной и двоично-четверичной системе счисления.

По исходным данным необходимо разработать:

1.  Алгоритм  выполнения операции умножения, для чего потребуется:

§  перевести заданные исходные числа  в четверичную систему счисления;

§  представить числа в форме с плавающей запятой;

§  произвести перемножение чисел согласно заданному алгоритму;

§  оценить погрешность вычисления после перевода результата в исходную систему счисления.

2.  Алгоритм выполнения операции сложения.

3.   Структурную схему вычислительного устройства, выполняющего сложение  и умножение, содержащую узлы для действия над мантиссами и порядками, а также при этом необходимо определить время умножения с учетом временных задержек в комбинационных схемах.

4.   Функциональные схемы основных узлов проектируемого сумматора-уножителя в заданном логическом базисе. Для этого следует провести:

§  логический синтез комбинационного одноразрядного четверичного сумматора (ОЧС) на основе составленной таблицы истинности для суммы слагаемых с учетом переноса из младшего разряда, используя при этом алгоритм извлечения (Рота), оценив эффективность минимизации;

§  логический синтез одноразрядного комбинационного четверичного умножителя (ОЧУ) путем минимизации переключательных функций по каждому выходу схемы. Минимизация выполняется с применением карт Карно-Вейча с последующей оценкой эффективности минимизации;

§  логический синтез комбинационной схемы преобразователя множителя (ПМ);

§  построить функциональную схему ОЧС в заданном логическом базисе и на мультиплексорах;

§  построить функциональную схему ПМ и ОЧУ в заданном логическом базисе.

           5.  Построить управляющий автомат Мура.

                 По результатам разработки определить время умножения на один разряд и на n разрядов множителя.

Введение

Курсовой проект предполагает синтез цифровой схемы арифметического устройства, выполняющего операции сложения, вычитания, умножения над числами, представленными в форме с плавающей запятой в двоичной и  двоично-четверичной системах счисления. В курсовом проекте нужно разработать алгоритм выполнения операции умножения, для чего потребуется перевести исходные числа из десятичной системы счисления в двоично-четверичную систему счисления, представить числа в форме с плавающей