Языки описания аппаратуры, методические указания по лабораторным работам

Страницы работы

28 страниц (Word-файл)

Содержание работы

ОБЩИЕ ПОЛОЖЕНИЯ

VHDL - язык описания цифровых электронных схем. Он был разработан в рамках правительственной программы США "Сверхвысокоскоростные интегральные схемы", открытой в 1980 году. В ходе работы над этой программой стало ясно, что необходим стандартный язык для описания структуры и функционирования интегральных схем (ИС). Таким образом, возник язык описания на базе VHSIC VHDL и был принят в качестве стандарта Институтом инженеров по электротехнике и электронике США (IEEE).

VHDL разработан для того, чтобы удовлетворить массу нужд, возникающих в процессе проектирования. Во-первых, он поддерживает описание структуры проекта, то есть как проект разбит на подсистемы и как они связаны друг с другом. Во-вторых, он использует привычную для алгоритмических языков форму описания проекта. И в результате, он позволяет производить моделирование проекта до того, как будет произведен опытный образец, что дает возможность быстро и без больших материальных затрат оценивать при разработке различные варианты построения объекта проектирования.

Целью данного курса лабораторных работ является изучение языка описания цифровых электронных схем VHDL, построение и исследование с его помощью моделей объектов различной степени сложности.

Лабораторная работа № 1. Изучение среды моделирования Aldec Active HDL

Цели и задачи. Целью данной лабораторной работы является изучение интерфейса системы моделирования Aldec Active HDL и средств автоматизированного ввода и верификации проекта

Введение. Система Aldec Active HDL является программным продуктом, предназначенным для разработки проектов большой сложности на языках VHDL и Verilog. Active HDL представляет собой интегрированную среду разработки, объединяющую следующие элементы: навигатор проекта, редактор текстов, компилятор, редактор связей, моделирующую программу, редактор временных диаграмм. Система рассчитана на работу под управлением ОС Windows95 и поддерживает стандартный для данной ОС интерфейс пользователя.

Работа с проектами VHDL. Проектом в системе Active HDL называется совокупность связанных между собой файлов разного типа. Отдельное VHDL-описание не может быть откомпилировано и запущено на выполнение, если оно не относится к какому-либо проекту.

Похожие материалы

Информация о работе