Языки описания аппаратуры, методические указания по лабораторным работам, страница 16

  1. Синтаксис и назначение конструкции process
  2. Назначение списка чувствительности процесса
  3. Объявление и использование переменных в поведенческих моделях
  4. Синтаксис основных управляющих конструкций (if, case, loop)
  5. Операторы управления выполнением цикла next, exit.
  6. Иерархия типов языка VHDL. Объявление скалярных типов и подтипов
  7. Иерархия типов языка VHDL. Объявление физических типов
  8. Иерархия типов языка VHDL. Объявление перечислимых типов
  9. Подпрограммы: процедуры и функции. Объявления, реализация.

Лабораторная работа №4. Построение моделей схем с памятью

Цели и задачи работы: изучить принципы построения поведенческих и структурных моделей последовательных схем (схем с памятью).

Ход работы: построить модель системы в соответствии с вариантом задания на лабораторную работу. Проверить правильность построения модели с помощью редактора временных диаграмм.

Варианты заданий.

Задание 1. Построение поведенческой модели триггера. Необходимо построить триггер с входом синхронизации и асинхронными инверсными входами сброса или установки. Передний фронт (перепад из 0 в 1) на входе синхронизации вызывает нормальное функционирование триггера в том случае, если информация на входах данных была установлена не менее Tустns ранее. В противном случае выход триггера переходит в состояние X.

Вариант

Задание

1

D-триггер с входом асинхронного сброса

2

Т-триггер с входом асинхронного сброса

3

JK-триггер с входом асинхронного сброса

4

RS-триггер с входом асинхронного сброса

5

D-триггер с входом асинхронной установки.

6

Т-триггер с входом асинхронной установки

7

JK-триггер с входом асинхронной установки

8

RS-триггер с входом асинхронной установки

9

S-триггер с входом асинхронной установки

10

R-триггер с входом асинхронного сброса