Разработка микропроцессорной системы управления ответственным объектом, страница 3

В тестовом режиме ГТ отключает вычислительные каналы от ОУ и имитирует ОУ, посылая сигналы X’ вместо X. Работа вычислительных каналов и безопасных схем сравнения при этом ничем не отличается от их работы в рабочем режиме.

Рисунок 1 - Структурная схема МПС

2 Выбор элементной базы МПС

2.1 Выбор элементной базы вычислительного канала

2.1.1 Микропроцессор КР580ВМ80

Микропроцессор КР580ВМ80 является однокристальным восьмиразрядным микропроцессором, выполненного по технологии n-МОП [4]. Для работы КР580ВМ80 необходимы три источника питания: -5 В, +5 В, +12В. Кристалл микропроцессора, содержащий около 5000 транзисторов, расположен в корпусе, имеющем 40 выводов [3]. КР580ВМ80 обладает однонаправленная шестнадцатиразрядная шина адреса и двунаправленная восьмиразрядная шина данных. Кроме этого имеется 12 сигнальных линий (шесть входных и шесть выходных).

Наличие шестнадцатиразрядной шины адреса позволяет адресовать 64 Кбайта памяти. Используя сигнальные линии INT и INTA в МПС можно применить контроллер прерываний, а благодаря наличию линий HOLD и HLDA можно организовать режим прямого доступа к памяти. Для работы с медленнодействующими модулями памяти используется сигнал XACK.

Для синхронизации работы процессора с памятью и другими внешними устройствами применяется генератор тактовых импульсов КР580ГФ24. Частота следования синхроимпульсов F1 и F2 в девять раз меньше частоты кварцевого резонатора. Для получения оптимальной для микропроцессора тактовой частоты 2 МГц используется кварцевый резонатор частотой 18 МГц. Сопротивление кварцевого резонатора носит индуктивный характер. Это приводит к нестабильной работе генератора. Для компенсации ёмкостной составляющей резонатора последовательно с ним включается конденсатор емкостью 20 пФ [1].

Для обеспечения достаточной нагрузочной способности шин микропроцессора необходимо применить шинные формирователи. В качестве таковых будем использовать регистры КР580ИР82.

2.1.2 Разработка подсистемы ПЗУ и ОЗУ

Исходные данные для организации подсистемы ПЗУ и ОЗУ приведены в таблице 1.

Таблица 1

Исходя из таблицы 1 делаем вывод, емкость ПЗУ нужно наращивать по смешанному (вертикально-горизонтальному) типу, а ОЗУ – по горизонтальному. Нет необходимости использовать сигнал READY так как БИС обладают достаточным быстродействием.

Для организации выбора БИС в качестве дешифратора применим БИС ПЗУ К556РТ5, запрограммированной в соответствии с таблицей 2.

Таблица 2

Для обращения к внутренним регистрам периферийных БИС будем использовать команды чтения/записи из/в память. Выбор соответствующих БИС (ППА, ПСА, ПИТ, ПКП, регистры для индикации - РИ и ввода кода уставки - РК) будем осуществлять при помощи дешифратора К155ИД3. Каждой БИС соответствует четыре байта в ОЗУ. Адреса ОЗУ для обращения к регистрам БИС приведены в таблице 3.

Таблица 3

2.1.3 Программируемый периферийный адаптер