Проектирование и моделирование VHDL-описаний интегральных схем (Лабораторная работа № 12)

Лабораторная работа №12

Проектирование  и моделирование VHDL-описаний интегральных схем

Цель работы: Изучить возможности языка VHDL и пакета ActiveHDL  для проектирования заказных БИС

1 Общая постановка задачи

1.1 В лабораторной работе необходимо разработать VHDL-модели элементов, входящих в схему согласно номера варианта, а также программу и графическую схему проектируемого устройства. Далее необходимо подготовить тестирующие воздействия, выполнить моделирование схемы, получить таблицу истинности.

Варианты заданий №№1 – 30 относятся к обязательной части лабораторной работы, варианты №№31 – 49      –    к факультативной.

1.2 В качестве библиотеки синтеза (библиотеки элементов) выбрана библиотека Базовых Матричных Кристаллов (БМК) серии 1574, которые являются отечественной элементной базой современных цифровых систем. БМК представляют собой полузаказные интегральные схемы, выпускаемые в виде БИС и СБИС.

В библиотеке БМК серии К1574 содержатся различные элементы, среди которых инверторы, мультиплексоры, буферные элементы, вентили И, ИЛИ, И-НЕ, ИЛИ-НЕ, исключающее ИЛИ, равнозначность, 2И-2ИЛИ-НЕ, 2ИЛИ-2И-НЕ и т. д. Максимальным числом входных полюсов обладают 8-входовой вентиль И и 8-входовой вентиль ИЛИ. Большинство элементов имеет не более четырёх входных полюсов.

1.3 Решение задачи синтеза можно гарантировать, если библиотека синтеза содержит элементы, реализующие представляющие функции булевой сети. В библиотеке БМК серии К1574 есть такие базовые элементы: элемент A2 реализует функцию  (И), элемент O2 – функцию  (ИЛИ) и элемент N – функцию  (НЕ).

1.4 Имена и функции логических элементов, входящих в целевую библиотеку синтеза серии 1574, приведены  в таблице 1. При графическом изображении элемента необходимо указываться его тип (библиотечное имя) и имена входных и выходных полюсов.

2 Порядок выполнения работы

2.1 Составить VHDL-модель каждого из типов элементов, входящих в схему.

2.2 Составить VHDL-модель схемы в целом.

2.3 Составить схему тестирующих воздействий и выполнить моделирование. Получить таблицу истинности устройства.

2.4 Подготовить графические схемы устройства из библиотеки созданных элементов, а также из библиотеки Built-in Symbols, получить VHDL-коды из графических схем, сравнить полученные коды с кодом своей программы.

2.5 Конвертировать  VHDL-модель в графическую схему, сравнить результат со схемами п.2.4.

3 Требования по оформлению отчёта

Отчет, содержащий VHDL-модели, разработанные по типовым микросхемам, должен удовлетворять следующим требованиям и содержать:

3.1 В отчете должно быть приведена исходная схема согласно варианта.

3.2 VHDL-коды  элементов и всей схемы.

  Тексты программ должны быть в отдельных файлах и содержать комментарии:

              - автор разработки и номер группы;

              - номер варианта;

              - имя микросхемы.

3.3 Временные диаграммы, соответствующие разработанным тестам.

3.4 Графическую схему проектируемого устройства и программный код, полученный компиляцией графической схемы.

Примечание: Графическую схему, полученную конвертацией  программного кода в графическую схему, в отчёте можно не приводить.

3.5 Обоснованные выводы по работе.

4 Рекомендуемая литература

4.1 Петровский И.И., Прибыльский А.В., Троян А.А., Чувелев В.С.   Логические ИС. КР 1533. КР 1554. Справочник. Изд. “Бином”, 1993. Часть I, II.

            4.2 Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П.Иванов и др. Под ред. Б.Н. Файзулаева, Б.В. Тарабрина. – М. Радио и связь,1987. – 384 с.

            4.3 Цифровые интегральные микросхемы: Справочник. / М.И. Богданович, И.Н. Грель и др.  – Минск: Изд-во “Беларусь”, 1991. -  493с.