Микропроцессоры. Особенности архитектуры. Понятие о состоянии процессора (программы). Вектор слова состояния. Принципы организации системы прерываний, страница 2

RAM (ОЗУ) оперативное запоминающее устройство (подробнее – назначение ОЗУ).

In/out – интерфейсы ввода-вывода. Обеспечивают связь системы с периферийными устройствами.

(Может быть добавлен контроллер прямого доступа к памяти для управления внешними запоминающими устройствами).

Однокристальные МП с малой разрядностью шин данных и адреса ориентированы на применение в устройствах цифровой автоматики, в управляющих блоках периферийных устройств ЭВМ.

МП с большой разрядностью шин обладают следующими достоинствами:

1.большой объем адресуемой памяти

2. развитая система команд

3. разнообразные способы адресации

4. встроенные векторные системы прерываний

5. автоматическое обнаружение отказов питания.

Типовая архитектура микропроцессора

Типовая структурная схема МП имеет вид:

ШД – 8-разрядная внешняя шина данных

Внутренняя шина данных связывает между собой все блоки МП. ЕЕ    разрядность равно разрядности информационного слова.

ША – 16 разрядная шина адреса

ШУ – шина управления

MEM – память

PORT – устройства ввода-вывода (порты).

Шина – группа проводов передачи информации, объединенных одним общим функциональным признаком. МП имеет три шины. Совокупность шин МП образует магистраль. МП имеет трехшинную магистраль.

РОН – регистры общего назначения. Служат для хранения операндов, промежуточных результатов, могут использоваться для хранения адресов памяти. РОН могут объединяться в пары для работы с 16-разрядными данными – BC,DE,HL. Все РОН программно доступны. Разрядность каждого РОН равна разрядности шины данных.

MX/DX – мультиплексор-демультиплексор. Обеспечивает передачу данных с внутренней шины данных в блок РОН.

W,Z – регистры временного хранения. Служат для временного хранения второго и третьего байта кода команды. Регистры программно недоступны.

SP – 16-разрядный регистр указатель стека. В нем хранится адрес последней занятой ячейки стека (вершины стека). При записи данных содержимое регистра увеличивается на 1, а при чтении – уменьшается на 1.

Стек реализуется в основной памяти  с дисциплиной LIFO. Подробнее рассказать о стеке.

PC – 16-разрядный счетчик команд (программный счетчик). Используется для приема и хранения текущего адреса команды. При выборке каждого байта команды содержимое программного счетчика автоматически увеличивается на 1, при этом первый байт всегда передается в регистр команд.

I/D – схема инкремента-декремента. Позволяет автоматически увеличить или уменьшить на 1 содержимое регистра адреса и совместить во времени модификацию адреса и выполнение операции в АЛУ.

RGA – буферный регистр адреса. Служит для приема и хранения адресной части команды. Разрядность регистра равна разрядности шины адреса.

BD – буферный регистр данных. Используется для временного хранения выбранного из памяти слова перед его передачей на внутреннюю шину данных или для временного хранения результата перед его выдачей во внешнюю шину данных.

RI – регистр команд. Принимает и хранит код очередной команды, адрес которой хранится в программном счетчике.

DCU – дешифратор кода команды.

ALU – 8-разрядное арифметико-логическое устройство. Предназначено для  выполнения арифметических и логических операций.

А – регистр- аккумулятор или просто аккумулятор. Предназначен для временного хранения операнда или промежуточного результата. При выполнении операции с двумя операндами в А хранится один из операндов, а после выполнения – результат операции. Разрядность А равна разрядности информационного слова.

TEM – регистр временного хранения. Предназначен для временного хранения одного из операндов перед выполнением операции в АЛУ.

BD – буферный регистр данных. Используется для временного  хранения  выбранного из памяти слова перед его выдачей во внутреннюю шину данных или для временного хранения результата перед его выдачей во внешнюю ШД.

CU – устройство управления. Вырабатывает последовательность управляющих сигналов, обеспечивающих выполнение микрооперации, расшифрованной по коду операции.