Итерационные алгоритмы порогового декодирования, страница 4

Кроме того, разделенные последовательности Р(х) и //д) поступают в ре­гистр синдрома (РС), в котором вычисляется общий синдром ошибки

в соответствии с порождающими многочленами данного кода: g1(х). gk0(х).

 В буфере синдрома(БС) и анализаторе синдрома(АС) производится поэле­ментный анализ синдрома и для каждого символа информационных последова­тельностей 1j(х), расположенных в ОЗУ -2 , вычисляется сумма проверок в со­ответствии с видом порождающего многочлена gj(х). В пороговых устройствах ПУ-j (j= 1 . . k0) обнаруживается ошибка и через соответствующее решающее устройство (РУ-i) производится коррекция информационного символа в ОЗУi -2 и синдрома ошибки, находящегося в АС. Если ошибки имели место, то в блоке управления формируется команда "повторить декодирование" данного блока (выполнить еще одну итерацию), по этой же команде могут быть изменены уровни порогов в ПУ. Буфер синдрома (БС) необходим для хранения остатка синдрома ошибки после декодирования данного блока, этот остаток использу­ется (с учетом непрерывности кода) для декодирования следующего блока.

После завершения декодирования данною блока информационные после­довательности: I(х)... 1k0(х) суммируются и поступают па выход декодера.

Аналогичным образом работает блочный итерационный пороговый деко­дер и для сверточных кодов R=1/n0, структурная схема которого показана на рисунке 5.19. Отличие в том, что теперь на выходе ОЗУ-1 образуется одна ин­формационная последовательность 1(х) и (n0-1) проверочных последовательно­стей: Р1(х) . . . Рn0-1(х) , соответственно имеется (п0-1) регистров синдрома (РС-1 . . . РС-n0-1). буферных регистров (БС-1 . . . БС-по-1) и анализаторов синдрома (АС-1... АС-по-1).

Коррекция ошибок производится всеми пороговыми устройствами в одном ОЗУ-2 информационных символов через решающее устройство (РУ), которое содержит правило решения о необходимости коррекции данного информаци­онного символа по (n0-1) выходам пороговых устройств и у итерациям. Эmо мо­жет быть, например, мажоритарное правило решения, учитывающее не только состояние выходов пороговых устройств, но и номер итерации.

Реализация пороговых декодеров сверточных кодов

Создание декодеров сверточных кодов исторически начато со сложных декодеров с хорошими характеристиками в 60-х годах двадцатого столетия, затем в 70-х годах были разрабomаны более простые декодеры Фано и Витерби для сверточных кодов с малым кодовым ограничением. Было показано, что при любых скоростях передачи, меньших пропускной способности канала, сущест­вует код и метод декодирования, обеспечивающие экспоненциальное убыва­ние вероятности ошибки при среднем числе вычислительных операций на символ (вычислительной скорости), ограниченном постоянной, не зависящей от длины кода п. Учитывая также необходимость применения кодов с большим кодовым ограничением, процесс поиска алгоритмов реализации пороговых де­кодеров сверточных кодов должен ограничиваться такими структурами, кото­рые обеспечивают возможно малую вычислительную скорость (или вычисли­тельную сложность).

Схемы декодеров, показанные на рисунках 5.11, 5.12, 5.18, 5.19, могут быть реализованы непосредственно на регистрах сдвига и логических структурах малой и средней степени интеграции. Для регистров РС, АС и БС могут быть использованы специальные БИС, так как эти регистры имеют практически одинаковую структуру, которая определяется видом производящего (произво­дящих) многочлена (ов) кода и показана на рисунке 5.20. Регистр РС отлича­ется от АС и БС только тем, что в РС на вход 1 сумматоров подается оче­редной информационный символ ui, а в регистр АС и БС - результат решения ПУ, поступивший по цепи обратной связи (ОС). На вход 2 регистра в режиме АС и БС подаются элементы синдрома с выхода РС или АС соответственно, а в режиме РС - вход 2 отключен.