Информатика и выч. техника \ Цифровые и микропроцессорные устройства

Контроллер имитатора двух пространственных сигналов, страница 5

Из таблицы следует, что общие незанятые линии адреса представлены A13, A14, A15, поэтому возможно использование прямой дешифрации. Пространство 64Кбайт разобьём на 8 блоков. На рисунке представим карту памяти и пространства ввода-вывода.

Рис. 5.Карта памяти и карта пространства ввода-вывода.

Для определения сигналов, которые нужно подать на дешифратор, составим таблицу:

Таблица 2.7 Сигналы CS.

Выход

DMX

A12

A11

Пространство Memory

Пространство

I/O

Устройство

Сигнал

CS

0

0

0

0000h – 02FFh

00h-02h

8755

CS00#

1

0

1

0800h – 0DFFh

08h-0Dh

8155

CS08#

2

1

0

1000h – 17FFh

10h-17h

555ИР23

CS10#

3

1

1

1800h – 20FFh

18h-1Fh

555ИР22

CS18#

Таблица 2.8 Сигналы CS.

Функциональные блоки

Память

УВВ

Сигнал выбора

Размер

Адрес

Адрес

Размер

Модули памяти

ROM (8755)

2 Кбайт

0000h-02FFh

-

-

CS00#

RAM (8155)

256 байт

0800h-0DFFh

-

-

CS08#

Устройства ввода-вывода

Индикаторное устройство

Port A 8755

-

-

01h

1 байт

CS00#

Port B 8755

-

-

02h

1 байт

CS00#

Таймер прибора 8155 (TL, TH)

-

-

0Сh, 0Dh

2 байта

CS08#

Устройство ввода пакетов управления IO1

Входной буфер 555ИР22

-

-

CS10#

1 байт

CS10#

Выходной буфер

555ИР23

-

-

CS18#

1 байт

CS18#

Таймер временного паттерна

Регистры временного хранения

(ports A, B, C прибора 8155)

-

-

09h, 0Ah, 0Bh

3 байта

CS08#

Устройство формирования дельта-импульсов (IO2)

(port C прибора 8155)

-

-

0Bh

2 бит

CS08#

8155

Регистр управления прибором 8155

-

-

08h

1 байт

CS08#

8755

Регистр управления прибором 8755

00h

1 байт

CS00#

2.6 Построение уточнённой структурной схемы.

          Уточненная структурная схема контроллера (рис. 11) содержит блок CPU, блок памяти, блок ввода пакетов управления, селектор адреса и индикаторное устройство. В составе каждого блока указаны используемые приборы комплекта МСS-85 и другие БИС, а также входные и выходные сигналы, предназначенные для управления.

           Системная шина представлена мультип­лексной шиной данных/адреса AD[0,7], которая дополнена шиной старшего адреса A[8,15] и шиной управления СВ. Шина управления содержит сигналы, сгенерированные микропроцессором и необходимые для управления прибо­ров комплекта MCS-85, а также системные сигналы приборов общего назна­чения. В состав СВ введены сигналы запросов прерывания, которые распре­делены следующим образом:                                                                                   

• Запрос прерывания с высшим приоритетом (R7.5) используется для таймера временного паттерна.

• Запросы прерывания R6.5 и R5.5 используются для обслуживания входных пакетов управления контроллером и устройства индикации. За­держки в обслуживании этих запросов не имеют столь высокой цены;

• Запрос прерывания TRAPне используется в данной разработке; он предназначен для обслуживания аварийных ситуаций, в частности ава­рий блока питания контроллера.

Рис. 11.Уточнённая структурная схема имитатора сигналов.

Литература

1. Пухальский Г. И. «Проектирование микропроцессорных устройств»: Учебное пособие для Втузов. СПб.: Политехника, 2001

2. Смирнов Б. И. «Проектирование микроконтроллеров»: Учебное пособие. СПб: Изд-во СПбГЭТУ «ЛЭТИ», 2008

3. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие для вузов. - СПб.: Политехника, 1996. - 885 с.: ил.

Скачать файл