Изучение материалла по курсу "Основы радиоэлектроники и связи", страница 24

│              │      │      │      │      │      │      │      │

│Количество    │      │      │      │      │      │      │      │

│таймеров, шт  │  -   │  2   │  2   │  2   │  3   │  3   │  3   │

│              │      │      │      │      │      │      │      │

│8-разрядный   │      │      │      │      │      │      │      │

│АЦП с 4-ка-   │      │      │      │      │      │      │      │

│нальным анало-│      │      │      │      │      │      │      │

│говым мульти- │      │      │      │      │      │      │      │

│плексором     │  -   │  -   │  -   │  -   │  +   │  +   │  +   │

│              │      │      │      │      │      │      │      │

│ЦАП с широтно-│      │      │      │      │      │      │      │

│импульсной    │      │      │      │      │      │      │      │

│модуляцией    │  -   │  -   │  -   │  -   │  +   │  +   │  +   │

│              │      │      │      │      │      │      │      │

│Генератор ожи-│      │      │      │      │      │      │      │

│даний для ра- │      │      │      │      │      │      │      │

│боты с медлен-│      │      │      │      │      │      │      │

│ными ВУ       │  -   │  +   │  +   │  +   │  +   │  +   │  +   │

│              │      │      │      │      │      │      │      │

│Сторожевой    │      │      │      │      │      │      │      │

│таймер        │  -   │  -   │  -   │  -   │  +   │  +   │  +   │

│              │      │      │      │      │      │      │      │

└──────────────┴──────┴──────┴──────┴──────┴──────┴──────┴──────┘

* OTP - однократно электрически программируемая память;

W – слово 16 бит.

Косвенная адресация с помощью регистров-указателей может быть автоинкрементной и автодекрементной с возможностью задания цикла адресов. Цикл определяется значением трех младших разрядов регистра состояния процессора (SR). Если SR(0-2)=000₂ тогда размер цикла максимален 256. В противном случае он равен 2^SR(0-2), т.е. может быть 2,4,8,16,32,64,128, тогда автоинкремент и автодекремент вычисляется по формуле (Адрес+1) mod 2^SR(0-2), где X mod Y - операция вычисления остатка от деления X на Y, что и приводит к циклическому изменению адреса. Возможны только три вида определения цикла:

LD Y,@P0:1+ ;автоинкремент с циклом 256  (SR(0-2)=XXX₂)

LD Y,@P0:1+LOOP ;автоинкремент с циклом 2^SR(0-2) (SR(0-2) ¹ 000₂)

LD Y,@P0:1–LOOP ;автодекремент с циклом 2^SR(0-2)   (SR(0-2) ¹ 000₂) .

Альтернативными способами адресации ПД являются: прямая адресация по номеру ячейки ПД (применяется сквозная нумерация всей памяти, например, в командах LD X,@P0:1 и LD X,511, при P0:1=255 в регистр умножителя X загружаются данные из одной и той же ячейки памяти) и дополнительная адресация некоторых ячеек через указатели данных. Указатели данных дублируют обращение к ячейкам, находящимся в начале ПД. Хотя указателей всего 8: 4 в банке 0 (D0:0,D1:0,D2:0,D3:0) и 4 в банке 1 (D0:1,D1:1,D2:1,D3:1), их местоположение может изменяться. В зависимости от значения специальных битов в регистре состояния процессора SR указатели данных могут располагаться по абсолютным адресам 0-3, 4-7, 8-11, 12-15 в каждом банке ОЗУ.

Данные могут находиться также в ПП. В этом случае существует гибкая система, позволяющая одновременно управлять адресацией до 38 таблиц в ПП. Шесть таблиц могут быть организованы посредством двойной косвенной адресации через регистры-указатели. В этом случае регистр-указатель указывает на ячейку ПД, в которой находится 16-разрядный адрес ПП. Еще 32 таблицы организуются с помощью косвенной адресации через указатели данных. Адресация ПП всегда автоинкрементная.