Информатика и выч. техника \ Моделирование

Создание структурных и поведенческих моделей исследуемого цифрового узла (элемент К555IM6 (двоичный 4-разрядный сумматор)) в пакетах DesignLab 8, OrCad 9.1, страница 7

При создании личных библиотек меньше времени было потрачено в пакете OrCAD. В обоих пакетах производилась переделка импортных аналогов под отечественные стандарты. В DesignLab’е много времени уходило на задание упаковочной информации. В OrCAD’е это было быстрее, да и проверить здесь упаковку проще, так как есть возможность её графического просмотра прямо из редактора.

Процесс измерения задержек в обоих пакетах почти одинаков. Но расположение величины задержки в OrCAD’е (в строке состояния) не удобно при оформлении отчёта. Поэтому пришлось вставлять задержку из строки состояния на свободные места временных диаграмм.

Выполнение данной курсовой работы позволило мне освоить две САПР — DesignLab 8.0 и OrCAD 9.1. А именно закрепить навыки по созданию и моделированию иерархических символов, макромоделей, VHDL-моделей, приведению импортных элементов к отечественным стандартам.

Список литературы

  1. Шалагинов А. В. Учебник языка описания аппаратуры VHDL.
  2. Шалагинов А. В. Цифровое моделирование в САПР DesignLab 8. Уроки для beginnera : Учебное пособие. – Новосибирск : Издательство НГТУ, 2000. – 87с.
  3. Шалагинов А. В. Цифровое моделирование в САПР OrCAD 9.1. Учебное пособие. – Новосибирск: Издательство НГТУ, 2002. – 104 с.
  4. Шило В. Л. Популярные цифровые микросхемы: Справочник. – М.: Радио и связь, 1987. – 352 с.

Приложения

Приложение 1. Макромодели элементов схемы

* K555LN1  Hex Inverters

*

* The TTL Data Book, Vol 2, 1985, TI

* tdn    06/23/89         Update interface and model names

*

.subckt K555LN1 IN1 OUT1

+          optional: DPWR=$G_DPWR DGND=$G_DGND

+          params: MNTYMXDLY=0 IO_LEVEL=0

U1 inv DPWR DGND

+          IN1 OUT1

+          D_LS04 IO_LS MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

*

.model D_LS04 ugate (

+          tplhty=0ns      tplhmx=0ns

+          tphlty=0ns      tphlmx=0ns

+          )

*$

*---------

* K555LI1  Quadruple 2-input Positive-And Gates

*

* The TTL Data Book, Vol 2, 1985,  TI

* tdn    06/23/89         Update interface and model names

*

.subckt K555LI1  IN1 IN2 OUT1

+          optional: DPWR=$G_DPWR DGND=$G_DGND

+          params: MNTYMXDLY=0 IO_LEVEL=0

U1 and(2) DPWR DGND

+          IN1 IN2 OUT1

+          D_LS08 IO_LS MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

*

.model D_LS08 ugate (

+          tplhty=0ns      tplhmx=0ns

+          tphlty=0ns      tphlmx=0ns

+          )

*$

*---------

* K555LE4  Triple 3-input Positive-Nor Gates

*

* The TTL Data Book, Vol 2, 1985, TI

* tdn    06/26/89         Update interface and model names

*

.subckt K555LE4  IN1 IN2 IN3 OUT1

+          optional: DPWR=$G_DPWR DGND=$G_DGND

+          params: MNTYMXDLY=0 IO_LEVEL=0

U1 nor(3) DPWR DGND

+          IN1 IN2 IN3 OUT1

+          D_LS27 IO_LS MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

*

.model D_LS27 ugate (

+          tplhty=0ns      tplhmx=0ns

+          tphlty=0ns      tphlmx=0ns

+          )

*$

*---------

* K555LP5  Quadruple 2-input Exclusive-Or Gates

*

* The TTL Data Book, Vol 2, 1985, TI

* tdn    06/29/89         Update interface and model names

*

.subckt K555LP5  IN1 IN2 OUT1

+          optional: DPWR=$G_DPWR DGND=$G_DGND

+          params: MNTYMXDLY=0 IO_LEVEL=0

UIBUF bufa(2) DPWR DGND

+          IN1 IN2   IN1_BUF IN2_BUF

+          D0_GATE IO_LS IO_LEVEL={IO_LEVEL}

U1 or(2) DPWR DGND

+          IN1_BUF IN2_BUF   C

+          D_LS86_1 IO_LS MNTYMXDLY={MNTYMXDLY}

U2 nand(2) DPWR DGND

+          IN1_BUF IN2_BUF   D

+          D_LS86_2 IO_LS MNTYMXDLY={MNTYMXDLY}

U3 and(2) DPWR DGND

+          C D   OUT1

+          D_LS86_3 IO_LS MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

*

.model D_LS86_1 ugate (

+          tplhty=0ns      tplhmx=0ns

+          )

Скачать файл