Выдача результата умножения происходит при выборе части (младшей/старшей) битом MK[MSPSEL] и подаче низкого L-уровня на вход разрешения вывода результата, который помещается на LDB (помещается старшая/младшая часть при режиме двойной точности).
ПРИМЕЧАНИЕ: Загрузка операндов происходит последовательно, сначала загружается первое число, затем второе. Поэтому на загрузку операндов требуется два цикла. Аналогично происходит и выдача результата.
3.4 Расчет длительности цикла операционного блока.
При, оценке длительности цикла, отыскивается путь сигнала, который вносит максимальную задержку. Для его нахождения рассматриваются наиболее длинные тракты, последовательно оценивая для каждого из них задержки, вносимые отдельными элементами. Ниже приведены наиболее длинные тракты.
ПРИМЕЧАНИЕ: Поскольку не удалось найти справочную литературу по времени задержки на микросхемы серии Am29C, по совету преподавателя, для подсчета использовалось время задержки аналогов, серии К1804, умноженных на коэффициент 0,6.
1. ТцОБ = ТздRGMK + ТздMSB + ТздПМ(В->флаги) + ТздСТАТ(уст. IZ)
ТцОБ = 5.2 + 9 + 123*0.6 + 14*0.6 = 96.4 нс.
2. ТцОБ = ТздRGMK + ТздMSB + ТздПМ(В->PF3) + ТздСУП(PF0->PQ0) + ТздСТАТ(уст. PQ3)
ТцОБ = 5.2 + 9 + 100*0.6 + 19*0.6 + 21*0.6 = 98.2 нс.
Видно, что максимальное время задержки выходит во втором случае. Примем это значение в качестве минимальной длительности цикла ОБ.
ПРИМЕЧАНИЕ: Задержки прохождения сигнала через умножитель не рассматривались, поскольку они будут заведомо меньше, по сравнению с задержками на других путях прохождения сигнала.
4. Разработка микропрограммного устройства управления
4.1 Компоновка структуры МУУ
МУУ состоит из:
- секвенсер микрокоманд Am29C10
- преобразователь начального адреса
- регистр команд
- микропрограммная память
- регистр микрокоманд
В качестве внутренней организации МУУ взят конвейер 1-ого порядка.
Am29C10 секвенсер микрокоманд. Формирует 12-разрядный адрес микропрограммной памяти об’емом до 4К слов.
CY7C243A преобразователь начального адреса. Внутренняя организация 512х8 бит. Дешифрирует КОП в адрес соответствующей микрокоманды.
КР1554ИР23 регистр команд. Обеспечивает взаимодействие между DB и МУУ.
CY7C243 микропрограммная память. Внутренняя организация 4Кх8 бит, тип памяти PROM. Содержит все МК данной структуры.
Регистр микрокоманд состоит из:
- КР1533ИР15 блок регистров для хранения следующей микрокоманды, и регистра и инструкциями секвенсера.
- КР1554ИР23 блок регистров для хранения битов управляющих ОБ и МУУ, а также блок регистров для хранения 16-разрядной константы.
Все не указанные в индивидуальном задании компоненты МУУ, были выбраны поскольку их временные характеристики вполне подходят для данной гипотетической структуры устройства управления.
4.3 Описание работы МУУ.
Шестнадцать разрядов поступают с шины данных на регистр команд (RGK). Восемь старших разрядов идут на ПНА, а восемь младших на буферные регистры мультиплексора выбора РОН в ОБ. Преобразованный адрес с ПНА поступает на 12-разрядный вход секвенсера. Секвенсер адресует МПП, внутренняя организация которой 4Кх81 бит (11 микросхем CY7C243-20 с организацией 4Кх8 бит). Далее команда фиксируется в регистре команд (RGMK) откуда, по положительному фронту синхроимпульса, выдает микрокоманду.
Выходы секвенсера Am29C10 с тремя состояниями, разрешение выходов OE (акт. L-уровень) заземлено, т.е. вывод разрешен всегда. Сигнал условия CC берется из статусного регистра ОБ. Сигналы инструкций I0…I3, разрешения условия CCE, разрешение записи в регистр записи RLD берутся из микрокоманды. При ветвлении, адреса переходов берутся из регистра микрокоманд.
4.4 Расчет времени цикла МУУ.
При рассмотрении структурной схемы МУУ, можно выделить следующие пути прохождения сигнала.
1.
ТцМУУ = ТздПНА + Т(О->Y SEQ) + ТдостМПП + ТпредМК
ТцМУУ = 18 + 14 + 20 + 20 = 62 нс.
2.
ТцМУУ = Тзд(вх->вых SEQ) + Тзд(CC->вых SEQ) + ТдостМПП + ТпредМК
ТцМУУ = 8 + 21 + 20 + 20 = 69 нс.
3.
ТцМУУ= Тзд(Т->Y) + ТздМПП = 125*0.6 + 20 = 95 нс.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.