Разработка цифрового узла, создание его структурных и поведенческих моделей в пакетах DesignLab 8, OrCAD 9.1, ActiveHDL 6.2, страница 4

* C:\MSim_8\Projects\KR_KP_17\mux_kp_17_stimul.stl written on Sun Oct 28 15:05:37 2007

* by Stimulus Editor -- Serial Number: 100617 -- Version 8.0

;!Stimulus Get

;! A1 Digital A2 Digital E00 Digital E01 Digital DA Digital DB Digital

;!Ok

;!Plot Axis_Settings

;!Xrange 0s 5us

;!ManualUniverse

;!Xuniverse 17.2125us

;!XminRes 100ns

;!YminRes 1n

;!Ok

.STIMULUS A1 STIM (1, 1)

+   +0s 0

+   1us 1

+   1.9us 0

+   2.8us 1

+   3.8us 0

+   4.8us 1

+   13.5us 0

.STIMULUS A2 STIM (1, 1)

+   +0s 0

+   1.9us 1

+   3.8us 0

+   13.5us 0

.STIMULUS E00 STIM (1, 1)

+   +0s 0

+   4us 1

+   4.3us 0

+   15.3us 0

.STIMULUS E01 STIM (1, 1)

+   +0s 0

+   4.1us 1

+   4.4us 0

+   15us 0

.STIMULUS DA STIM (4, 1111) ;! Binary

+   +0s 0000

+   700ns 0001

+   1.4us 0010

+   2.2us 0110

+   2.7us 1010

+   4.6us 1001

.STIMULUS DB STIM (4, 1111) ;! Binary

+   +0s 1111

+   500ns 1110

+   1.7us 1101

+   2.5us 0101

+   4.5us 0110

Рис. 6. Содержимое файла описания внешних воздействий.

7.5. Схема верификации иерархического символа.

Рис. 7. Схема верификации иерархического символа..

            Следует заметить, что на схеме верификации (рис. 7) находится как иерархический символ со схемой замещения, так и символ с подключенной к нему макромоделью. Это сделано для одновременного отображения задержек, «заложенных» в макромодель и задержек элемента, использующего схему замещения.

7.6. Результаты моделирования узла.

            На нижележащих временных диаграммах будет показана работа двух элементов: созданного на схеме замещения и построенного с использование макромодели. На первой временной диаграмме приведем все режимы работы узлов, а на последующих отобразим реальные временные задержки.


Е00, Е01 – Сигналы на разрешающих входах мультиплексоров;

А1, А2 – Сигналы на адресных входах проектируемого узла ;

{DA[3:0]}, {DB[3:0]} – Данные, подаваемые на информационные входы микросхем (DA0 – на 00, DB0 – на 10,…, DA3 – на 03, DB3 – на13);

0_macro, 1_macro – Сигналы на выходах мультиплексора, использующего макромодель;

out_my0, out_my1 – Сигналы на выходах узла, построенного на элементах 555 серии;

1, 2, 3, 4, 5, 6 – Режимы работы мультиплексора;

Рис. 8. Временная диаграмма работы проектируемого компонента.

            Расшифровка режимов работы микросхемы приведена в таблице ниже:

Таблица 4. Режимы работы микросхемы К555КП17.   

Название

Описание режима работы

1

Рабочий режим. На адресных входах: А2=0, А1=0. На выходы микросхемы передаются сигналы с входов 00 и 10.

2

Рабочий режим. На адресных входах: А2=0, А1=1. На выходы микросхемы передаются сигналы с входов 01 и 11.

3

Рабочий режим. На адресных входах: А2=1, А1=0. На выходы микросхемы передаются сигналы с входов 02 и 12.

4

Рабочий режим. На адресных входах: А2=1, А1=1. На выходы микросхемы передаются сигналы с входов 03 и 13.

5

Высокий уровень сигнала на входе Е00  переводит выход 0 цифрового узла в состояние высокого импеданса;

6

Высокий уровень сигнала на входе Е01  переводит выход 1 цифрового узла в состояние высокого импеданса;

Теперь покажем различные задержки работы микросхемы К555КП17. Отметим, что моделирование проводилось для номинальных (typical) задержек: