Информатика и выч. техника \ Моделирование

Разработка цифрового узла, создание его структурных и поведенческих моделей в пакетах DesignLab 8, OrCAD 9.1, ActiveHDL 6.2, страница 2

Входы

Выход

Примечание

А2

А1

03

02

01

00

Е00

0

X

X

X

X

X

X

1

Z

Высокий уровень сигнала на входе Е00 переводит выход в высокоомное состояние.

0

0

Х

Х

Х

0

0

1

В соответствии с сигналами на входах А2 и А1, на выход элемента подаются инвертированные сигналы с информационных входов (рабочий режим).

0

0

Х

Х

Х

1

0

0

0

1

Х

Х

0

Х

0

1

0

1

Х

Х

1

Х

0

0

1

0

Х

0

Х

Х

0

1

1

0

Х

1

Х

Х

0

0

1

1

0

Х

Х

Х

0

1

1

1

1

Х

Х

Х

0

0

            В таблице приняты обозначения: Х – не важно, какой сигнал (0 или 1), Z – состояние высокого импеданса («Отключено»). 1- высокий уровень сигнала, «логическая единица», 0 – низкий уровень сигнала, «логический ноль».

5. Таблица реальных задержек.

            Таблица 3. Реальные задержки элемента.

Обозначение

Величина задержки (нс)

Описание

Номинальная

tPLH

11

Задержка распространения сигнала от информационного входа к выходу  при переключении выхода из низкого уровня сигнала в высокий.

tPHL

13

Задержка распространения сигнала от информационного входа к выходу  при переключении выхода из высокого уровня сигнала в низкий.

tPLH

20

Задержка распространения сигнала от адресного входа к выходу  при переключении выхода из низкого уровня сигнала в высокий.

tPHL

21

Задержка распространения сигнала от адресного входа к выходу  при переключении выхода из высокого уровня сигнала в низкий.

tPZH

11

Задержка переключения выхода из высокоомного состояния в высокий уровень сигнала (или задержка от входа разрешения к выходу).

tPZL

15

Задержка переключения выхода из высокоомного состояния в низкий уровень сигнала (или задержка от входа разрешения к выходу).

tPHZ

27

Задержка переключения выхода из высокого уровня сигнала  в состояние высокого импеданса (или задержка от входа разрешения к выходу).

tPLZ

12

Задержка переключения выхода из низкого уровня сигнала  в состояние высокого импеданса (или задержка от входа разрешения к выходу).

            Следует отметить, что значения задержек взяты из фирменной документации Texas Instruments для элемента 74LS353 (см. Приложение  1).

6. Описание работы проектируемого узла.

Микросхема К555КП17 – сдвоенный инверсный селектор-мультиплексор четырех каналов в один с тремя состояниями на выходе, его условное обозначение приведено на рис. 1. Он представляет собой два четырехвходовых мультиплексора с общими двумя адресными входами выбора А2 и А1, причем каждый из них имеет отдельный вывод разрешения выходных данных Е00 и Е01. Выходы у обоих мультиплексоров инверсные 0 и 1.

Если на входы Е00 и Е01 подано напряжение высокого уровня, то выходы 0 и 1 перейдут в Z-состояния. Когда на входы Е00 и Е01 подано напряжение низкого уровня, входным данным разрешены выходы 0 и 1 в соответствии с сигналами на входах А2 и А1(см. табл. 2). [6].

В табл. 2 даются состояния одного из четырехвходовых мультиплексоров микросхемы КП17. Все задержки, в соответствии с зарубежным аналогом, приведены в табл. 3.

Скачать файл