Электротехника \ Схемотехника

Разработка прототипа ядра микроЭВМ (процессорный модуль: КА1843ВС1, КА1843ИР1; разрядность ПМ: 32 бит), страница 4

Реакция на сигнал общего сброса. По приходу активного сигнала #RST происходит перевод выхода данных микросхем ПНА в Z-состояние и локальная шина данных освобождается для пересылки адреса из регистра микрокоманд в секвенсор; синхронный (с сигналом CLK) сигнал SYNRST сбрасывает в «0000» инструкцию секвенсора. Дальнейшие действия: выдача секвенсором нулевого адреса, выборка микрокоманды инициализации из нулевого адреса МПП, установка микрокоманды в регистре микрокоманд. В следующем такте биты микрокоманды переведут все микросхемы в оптимальное состояние. Кстати, данная операция будет повторяться многократно, пока не закончится подача низкого сигнала SYNRST. И только по его высокому уровню секвенсор будет в состоянии выдать адрес, отличный от 0.

Расчет минимальной длительности цикла МУУ.

Как и при расчете минимальной длительности цикла ОБ, рассмотрим разные тракты прохождения сигнала, отыскивая критический путь. Наиболее длинные пути приведены ниже

Блок микропрограммного управления. Имеется большой набор операций:

· загрузка нового адреса через регистр КОП
t_зр(РКОП)+ t_зр( ПНА)+ t_зр(SEQ)+ t_зр(МПП)+ t_зр(RGMK) =5,2 + 45 + 20 +20 + 4,5 = 94,5 нс

· загрузка нового адреса из регистра микрокоманд
t_зр(RGMK)+ t_зр(SEQ)+ t_зр(МПП)+ t_зр(RGMK) = 10,5 + 20 +20 +4,5 = 55 нс;

· условный переход
t_зр(RGMK)è t_зр(СС)è t_зр (Адрес(SEQ))è t_зр (МПП)è t_зр (RGMK)= 10,5 + 43 +20 +4,5 = 78;

· Последовательный счёт (использование внутреннего счётчика) t_зр(RGMK)+t_зр(SEQ)+t_ва(МПП)+t_su(RGMK)=10.5нс+125нс+20нс+4.5нс=160нс,

Следовательно, длительность минимального цикла составляет 160нс, что удовлетворяет условию: t _Ц._MAX_.ОБ³ t _Ц._MAX_.МУУ. Поэтому выбранный вариант компоновки МУУ будем считать верным, и примем его в качестве окончательного варианта.

Основная память

Используемые типонаминалы микросхем:

Flash - AM29F032B

Организация памяти:32 Megabit (4 M x 8-Bit)

SRAM - CY7C1041BV33 фирмы-производителя Cypress

Организация памяти: 256K x 16 Static RAM

BUF :

AB, CB - 54174FCT16244T 16bit Buffer/Line Driver

DB - 54174FCT16245T BiDirectional Transceiver

Карта основной памяти

Адреса Flash располагаются в нижней области адресов, а адреса SRAM - в верхней.

FFFFFFF