Электротехника \ Схемотехника

Разработка модуля асинхронной памяти, страница 4

            Фактическая ёмкость нагрузки, создаваемая накопителем на линии адреса, должна быть  меньше допустимого значения выбранного типономинала. Для КМОП МС, которые используются в данной работе принято, что максимально допустимая нагрузка буфера не более 50 – ти пФ. Если ёмкость монтажа равна 10 пФ, то нагрузка линии адреса находится в пределах допустимой нормы. Иначе, в случае равенства этого параметра например 20-ти, придётся корректировать задержки распространения, поскольку изготовитель МС не гарантирует правильной работы устройства в условиях, отличающихся от нормальных. Примем, Смонт=10 пФ. Отсюда следует, что коррекция задержек распространения в нашем случае не потребуется. Это касается рассмотрения уже буферизованных шин адреса и данных.

Помимо адресов и данных производится буферизация линии управления, что необходимо для обеспечения интерфейса ТТЛ. Этот приём позволяет, снизить ёмкостную нагрузку на шину управления, которая создается входами МС(5-8пф), но следует помнить, что при этом будет увеличение времени задержки распространения. Реализуется он путем интегрирования в схему вентилей (элементы и-не, инверторы). Управляющие сигналы буферизируются программируемой логикой.


1.4. Расчет времени цикла

Рассчитаем время циклов по чтению и по записи. При этом расчет будем производить для наихудшего случая работы памяти и внешней обвязки, чтобы гарантировано обеспечить соответствие времени циклов чтения/записи. Построим временные диаграммы функционирования модуля памяти при выполнении операции чтения и записи.

Таблица 7. Пояснения к временным диаграммам операции чтения

Параметр

Описание

Значение, нс.

t1

Задержка формирования сигналов адресным селектором

7,5 (max)

tBF

Задержка буфера при пропуске данных

6,5 (max)

tAA

Время выборки адреса

15

tTR

Время задержки данных трансивером

7 (max)

tHZCE

Время перевода #СЕ в высокое состояние до окончания данных (т.е. до состояния высокого импеданса).  (режимный параметр)

5 (max)

tHZОE

Время от пассивизации сигнала #OE до окончания данных (режимный параметр)

5 (max)

tOHA

Время удержания данных после смены адреса

10

С учётом буферизации шины управления WE#, OE#

8

ТЦ. Ч.

Время цикла чтения

50.5(max)

Таблица 8. Условные обозначения на временной диаграмме чтения

Параметр

Описание

MEMR

Внешний сигнал активации памяти

#W/R

Сигнал выбора чтение/запись

A

Адрес на внешней магистрали

BF A

Буферизированный адрес на внутренних шинах памяти.

#CE

Сигнал выбора кристалла

#OE

Сигнал разрешения вывода

DQ

Данные на внутренней шине памяти (до трансивера)

DB

Данные на внешней магистрали (после трансивера)

Таблица 9. Пояснения к временным диаграммам операции записи

Параметр
Описание

Значение, нс.

t1

Задержка формирования сигналов адресным селектором

7.5 (max)

tBF

Задержка буфера при прохождения сигнала

6,5 (max)

tSD

Время установки данных

10

tHD

Время удержания данных

5

tsce-tsd

Предустановка разрешения записи относительно появления действительных данных (режимный параметр МС памяти)

5(max)

tHA 

Время удержания адреса после окончания данных

4

tTR

Время задержки данных трансивером

7 (max)

С учётом буферизации шины управления WE#, OE#

8

ТЦ

Время цикла записи

46.5 (max)

Таблица 10. Условные обозначения на временной диаграмме записи

Параметр

Описание

MEMR

Внешний сигнал активации памяти

#W/R

Сигнал выбора чтение/запись

A

Адрес на внешней магистрали

BF A

Буферизированный адрес на внутренних шинах памяти. На временных диаграммах буферизированный адрес это адрес ставший  действительный для микросхемы памяти (т.е. когда сигнал выбора кристалла стал низким )

#CE

Сигнал выбора кристалла

#WE

Сигнал разрешения записи

DQ

Данные на внутренней шине  (до трансивера)

DB

Данные на внешней магистрали (после трансивера)
Скачать файл