Разработка модуля асинхронной памяти

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

НОВОСИБИРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

Кафедра вычислительной техники

Расчетно-графическая работа

по дисциплине «Схемотехника»

«Проектирование модуля памяти»

      Факультет: АВТФ

      Группа: АМ-610

      Выполнил: Антонов А.

      Вариант: SRAM 128K, 32 бита, 100 нс.

      Преподаватель: Михашов А.И.

Новосибирск 2008

Содержание:

Цели разработки: 3

РАЗДЕЛ 1:  ПРОЕКТИРОВАНИЕ МОДУЛЯ ПАМЯТИ.. 3

1.1. Выбор элементной базы.. 3

1.2. Построение модуля памяти. 5

Разводка шин между микросхемами: 7

1.3. Расчет создаваемой нагрузки и выбор интерфейсных элементов. 9

1.4. Расчет времени цикла. 11

РАЗДЕЛ 2: ОЦЕНКА ВЫПОЛНЕНИЯ ТЕХНИЧЕСКОГО ЗАДАНИЯ И ВЫВОДЫ  О ПРОДЕЛАННОЙ РАБОТЕ.. 14

Список используемой литературы: 15

ПРИЛОЖЕНИЕ.. 16

Цели разработки:

Задача данной расчетно-графической работы заключается в разработке модуля асинхронной памяти основные требования которого определяются техническим заданием. Он должен обеспечивать:

·  высокое быстродействие;

·  простоту и надежность схемных решений.

Необходимо также обеспечить отсутствие в схемах критических временных соотношений, риска сбоя.

Техническое задание к работе

таблица 1. Техническое задание к работе

Тип используемой памяти	Информационная организация	Максимальное время цикла
SRAM (Static Random Access Memory )	128K × 32Bit	100нс.

Доступ к данным – пословный.  Обеспечить электрический интерфейс ТТЛ. Системный интерфейс – трехшинный.

РАЗДЕЛ 1:  ПРОЕКТИРОВАНИЕ МОДУЛЯ ПАМЯТИ

1.1. Выбор элементной базы

Для организации указанного модуля памяти необходимо выбрать базовую микросхему памяти, которая бы максимально подходила для реализации модуля. После выбора нужно объединить эти СБИС в общую систему, выполнить обвязку шинами данных, адреса и обеспечить управление памятью при помощи шины управления. Помимо этого необходимо провести выводы шин к внешним магистралям и соединить их с ними через соответствующие интерфейсные элементы (буферы, трансиверы).   

Организация создаваемого модуля – (64k*16)бит. Считаю допустимым использовать СБИС SRAM серии 7C1021B-15, его характеристики:

·  Информационная организация – (64k*16)бит

·  Время доступа – 15нс.

·  Напряжение питания – 5В±5%

  Временные характеристики и диаграммы для выбранной МС памяти представлены в приложении 1. Ниже на рис. 1 представлена функциональная схема ИМС.

Рис.1 Функциональная схема ИМС 7C1021B-15

Исходя из требований к модулю, определим количество необходимых ИМС: 2 требуются для организации одной физической страницы (64к*32)бит. Значит, для организации (128к*32) бит необходимо будет задействовать 4 ИМС. Таким образом, у нас организуется 2 физических страницы. В данной ИМС реализована возможность побайтового ввода-вывода. Для этого имеется два дополнительных входа управления: #BLE, #BHE. Если оба эти входа активизированы (низким уровнем сигнала), то разрешается ввод/вывод всего слова. 

1.2. Построение модуля памяти

Перейдем к синтезу требуемого устройства. Разрядность шины адреса выбранной мной базового микросхемы памяти – 18. Один бит необходим на декодирование для выбора физической страницы. Входы #BLE и #BHE заземляем, поскольку в работе не требуется вывод  слова по байтам. Приведем таблицу, иллюстрирующую назначение входов управления (применительно к одной ИМС – рис.1).

Таблица 2 Назначение входов управления ИМС

#CE	#OE	#WE	#BLE	#BHE	DQ0…7	DQ8..15	Состояние модуля
H	X	X	X	X	High Z	High Z	Модуль отключен
L	L	H	L	L	Вывод данных	Выход данных	Чтение всего слова
L	L	H	L	H	Вывод данных	High Z	Чтение младшего байта
L	L	H	H	L	High Z	Выходные данные	Чтение старшего байта
L	X	L	L	L	Ввод данных	Ввод данных	Запись всего слова
L	X	L	L	H	Ввод данных	High Z	Запись младшего байта
L	X	L	H	L	High Z	Ввод данных	Запись старшего байта
L	H	H	X	X	High Z	High Z	Модуль выбран, выводы отключены