В качестве контроллера дисплея и клавиатуры используется БИС I-8279 соединённая, с одной стороны, с внутренними шина разрабатываемой микропроцессорной системы, а с другой стороны, с блоком клавиатуры и индикации.
Микросхемами необходимо управлять, для этого построим небольшую логическую схему, которая будет преобразовывать сигналы процессора в сигналы управления устройствами, а именно будем в сигналы чтения из памяти, записи в память, чтения из ВУ, запись в ВУ. Помимо этого для работы с памятью нужно организовать правильный выбор чипа в зависимости от адреса.
Структурная схема приведена в приложении А.
Микропроцессор Intel 8085A имеет встроенный генератора тактовых импульсов. Имеются два выхода X1 и X2, которые позволяют настраивать тактовую частоту ГТИ. К этим выходам может быть подключен кварцевый резонатор, RC или LC цепочка, либо внешний ГТИ. В нашей схеме будет подключаться кварцевый резонатор ZTB1, на 4 МГц. Сигнал с частотой в два раза ниже будет использоваться в качестве тактового. Компания Intel в документации, что частота кварцевого резонатора не может быть ниже 1 МГц, также в документации указано, что есть частота кварца меньше 4МГц, то требуется подключить дополнительную емкость 20 нФ между входом X2 и землей. Встроенный ГТИ формируется сигнал CLOCK, который может использоваться в качестве тактового сигнала для периферии. Также ГТИ генерирует сигнал сброса периферии RESET OUT, который синхронизован с тактовым. Сигнал сброса периферии появляется в первом такте, после появления сигнала на входе ~RESET IN.
Низкий уровень сигнала на входе ~RESET IN заставляет микропроцессор сброситься, то есть перейти к команде по адреса 0000h. Для того, чтобы сбросить микропроцессор при включении питания вход подключается к цепочки состоящий из резистора и конденсатора. При этом сопротивление резистора R3=10кOм, и емкость конденсатора C1=100 нФ. Такая цепочка позволит удерживать сигнал ~RESET IN в нуле примерно 1 мс. Параллельно резистору поставим диод, для скорейшей разрядки емкости при нажатии кнопки сброса.
Младшая часть шины адреса и шина данных у микропроцессора I-8085 мультиплексированы. Для хранения младший части адреса будем использовать регистр Intel 8282, этот регистр специально разработан для использования совместно с процессорами Intel. Запись в регистр разрешается высоким уровнем сигнала на входе STB, процессор генерируется сигнал ALE, который сигнализирует то, что в данный момент на шине адреса\данных находится достоверное значение адреса, его мы подключим к входу STB регистра. Также у регистра есть вход ~OE, низкое значение сигнала на котором выводит регистр из Z состояния. Его подключаем к земле, поскольку возможность отключения процессора от шин не используется в разрабатываемой МПС.
Помимо подключения буферного регистра необходимо усилить шину для это используем шинный формирователь Intel 8286. Он тоже разработан специально для использования с процессорами Intel. Его вход выключения чипа CD подключим к земле, чтобы разрешить работу чипа. Направлением передачи управляет вход T/~R. Таких чипов нам понадобится два. Первый чтобы усилить двунаправленную шину данных. Направлением передачи данного чипа будет управлять специальный сигнал с шины управление о нем чуть позже. Второй чип для усиления старшей части адреса. Шина адреса является однонаправленной, поэтому её вход T/~R подключим к логической единице через резистор R5=4.7 КОм
Как было сказано выше, возможность отключения процессора от шин в разрабатываемой МПС не используется. Поэтому вход HOLD микропроцессора мы подключим к земле. У процессора есть сигнал READY, который сигнализирует о неготовности данных. Он используется медленными по сравнению с процессором устройствами, которых нет в нашей МПС. Поэтому вход READY мы подключим к логической единице через резистор R4 с сопротивлением 4.7 кОм. Входы TRAP, RST7.5, RST6.5, RST5.5, INTR подключим в земле, поскольку прерывания в нашей МПС использоваться не будут.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.