Разработка микропроцессорной системы на базе микропроцессора I-8080, содержащей: 4 кБ ROM памяти, 2 кБ RAM памяти, периферийные БИС I-8251 и I-8279, страница 3

Располагаем в 64К байтовом адресном пространстве МПС, память ОЗУ над памятью ПЗУ в диапазоне адресов от 1000h до 17FFh (2K байт). Для обращения к данному адресному пространству и формированию управляющих сигналов для ОЗУ используем дешифратор адреса ОЗУ, состоящий из логических элементов DD1.2, DD2.2, DD2.3, DD3.1, DD3.2, DD4.1

При появлении на адресной шине адреса, попадающего в адресный диапазон ОЗУ, и появлении сигнала «RD» низкого уровня, дешифратором вырабатывается напряжение низкого уровня, которое подаётся на входы «CS»  и «OE» (вход «WE» =1)  ОЗУ в результате чего на шину данных производится считывание данных из ОЗУ по установленному адресу.

При появлении на адресной шине адреса, попадающего в адресный диапазон ОЗУ и данных, которые необходимо записать в ОЗУ, и появлении сигнала «WR» низкого уровня, дешифратором вырабатывается напряжение низкого уровня, которое подаётся на входы «CS»  и «WE»  (вход «OE» =1) ОЗУ в результате чего на шину данных производится считывание данных из ОЗУ по установленному адресу.

В соответствии с заданием в качестве периферийной БИС  последовательного интерфейса выбрана микросхема универсального синхронно-ассинхронного приёмо-передатчика КР580ВВ51А. Так как в задании не оговорены ни адрес порта ввода-вывода БИС, ни режимы работы, ни скорости передачи и приёма данных, а конкретное подключение БИС в МПС подразумевает задание этих параметров, то конфигурируем БИС следующим образом:

- работа БИС в асинхронном режиме на скорости передачи-приёма 9600 бит/сек.;

- используем линейный (а не коммутируемый) выбор устройства ввода-вывода, при котором для каждого порта используется одна определённая линия адреса (A7 – A0). Хотя это и ограничивает число портов ввода вывода, которое не может превышать 8, но удобно в небольших МПС с ограниченным числом портов ввода-вывода, т.к. упрощается дешифрация адресных линий для управления сигналом «CS». В данном конкретном случае на вход «CS» заводим инверсный разряд адресной шины А7;

- используем для обмена БИС с МП программный опрос (поллинг), а не аппаратную систему прерываний;

- используем подключённый к БИС 3-х проводный разъём последовательной связи.

Подключаем БИС к МПС:

- к выводам D7-D0 подключаем системную шину данных. Для увеличения нагрузочной способности выходов D7-D0 в разрыв можно было бы поставить, к примеру, шинный формирователь КР580ВА86 с соответствующим управлением  направления передачи данных. В целях упрощения принципиальной схемы его не ставим;

- входы сброса, чтения и записи БИС подключаем к соответствующим  сигналам управляющей шины «SR», «RD_IO» «WR_IO»;

- на вход «СО/D» заводим разряд адресной шины A0. Это означает, что в адресном пространстве портов ввода-вывода для БИС выделены 2 смежных порта:

А7       А6      А5      А4       А3        А2       А1          А0

1	х	х	х	х	х	х	0
1	х	х	х	х	х	х	1

где х – любое значение (либо 0, либо 1)

- так как скорость передачи-приёма 9600 бит/сек, то на входы «TxC», «RxC» подаём с разъёма внешнюю частоту 9600 Гц, а на вход «С» подаём 288кГц (эта частота должна превышать скорость приёма-передачи в 30 раз.

- выходы готовности приёмника «RxRDY» и готовности передатчика «TxRDY» оставляем незадействованными, т.к. будем использовать не прерывания, а программный опрос БИС.

- оставшиеся «модемные» выводы оставляем незадействованными.

В соответствии с заданием в качестве периферийной БИС интерфейсного устройства клавиатуры и дисплея использована микросхема программируемого контроллера КР580ВВ79, предназначенного для обслуживания 64-клавишной клавиатуры и одного 16 разрядного алфавитно-цифрового дисплея клавиатуры и дисплея.

Микросхема состоит из двух функционально-автономных частей: