Структура коммуникационного процессорного модуля, страница 12

Каждая пара таймеров может быть настроена для генерации PWM-импульсов через контакты порта В. Можно организовать до восьми дополнительных генераторов тактовых сигналов для внешних устройств. Первый таймер в паре (четный номер) используются для контроля duty cycleпериода импульсов. Таким образом, первый таймер контролирует длительность уровня «1» в импульсе. При настройке параметров этого таймера в регистре TM_cmd биты PWM:=1 и V:=1, а в поле TIMER PERIOD загружается период уровня «1» в импульсе. Бит PWM устанавливается в 1 при работе таймера в PWM-режиме. Второй таймер в паре (нечетный номер) используется для контроля времени цикла. При его настройке значения битов R:=1 и V:=1, а в поле TIMER PERIOD загружается значение необходимого времени цикла или периода импульсов. Таким образом, второй таймер определяет длительность периода тактовых сигналов и работает в режиме автоматической перезагрузки, когда истечет время цикла.

Каждая пара таймеров может иметь собственные выходы на контакты порта В (табл. 2.13).

Таблица 2.13. Номера внешних контактов RISC-таймеров.

Таймер

Номер контакта порта В

0,1

23

2,3

22

4,5

21

6,7

20

8,9

19

10,11

18

12,13

17

14,15

16

2.1.6. DSP-составляющая.

2.1.6.1. Использование DSP-составляющей.

Для выполнения различных DSP-приложений и повышения вычислитель­ной мощности процессора в состав RISC-контроллера семейства МРС860 введена DSP-составляющая, которая состоит из блока MAC (Multiply And Accumulate), встроенной команды MAC и дополнена введением специаль­ных режимов адресации для более эффективного выполнения DSP-алгоритмов. RISC-контроллер работает параллельно с основным процессором и освобождает его от выполнения некоторых функций, тем самым повышает его производительность и снижет потребление энергии.

Блок MAC имеет организацию 16х16 бит и выполняет операции над содер­жимым двух 32-битных регистров. Для хранения результата выделены два 40-битных аккумулятора с фиксацией признаков переполнения. Одна МАС-операция выполняется за 1 такт — 2 такта ожидания (latency) и 1 такт бло­кировки (blockage). Одна инструкция может предусматривать выполнение 1, 2 или 4 МАС-операций. Одновременно в контроллере могут выполняться несколько инструкций. Блок DSP поддерживает операции с комплексными числами (complex), для хранения которых отведена 32-битная ячейка памяти (рис. 9). Для хранения вещественного (real) числа предназначена 16-битная ячейка памяти. Бит S (Sign) служит для хранения знака числа.

Загрузка и сохранение данных может выполняться с автоматическим увели­чением или уменьшением величины указателя на ячейку данных на 0, 1,2 или 4.

В результате DSP-библиотека встроенных функций включает 11 блоков (табл. 2.14, 2.15), необходимых для построения и обработки модемных протоколов V.32bis и V.34. Микрокод выполняемых DSP-функций хранится во внутреннем ПЗУ микрокода.

Таблица 2.14. Встроенные DSP-функции.

Название функции

Назначение функции

FIR1

Decimation, RX Interpolation

FIR2

Тх Filter, RX Filter

FIR3

EC Computation, Equalizer

FIR5

Fractionally Spaced Equalizer

FIR6

Basic FIR Filter

IIR

Biquad FIR Filter

MOD

ТХ Modulation

DEMOD

RX Demodulation

LMS1

EC Update, Equalizer Update (T/2, T/3)

LMS2

Equalizer Update (2T/3)

WADD

Interpolation

Все параметры функций, указатели на буферы данных и результатов органи­зованы в памяти контроллеров в виде дескрипторов функций (FD), структу­ра которых похожа на буферные дескрипторы (BD) SCC-каналов SCC, тоже организованные в виде таблицы и хранимые во внешней памяти.