та реалізуємо її в базисі І-НЕ (див. рис. 2.15,в). Ефективність виконаного проектування спільною мінімізацією функцій оцінюємо складністю схеми q=7/14 проти 8/20 при окремій їх реалізації.
У варіанті з використанням операції додавання за
модулем два з (2.7) маємо y2=y1ÅM.
Неважко переконатися, що за довизначення функції як у прикладі, дістанемо M=
Åy2=x1.Отже,
функція
реалізується лише одним додатковим елементом І-АБО-НЕ.
2.4.3. Елементитехнічногопроектування
Вже на стадії логічного проектування потрібно враховувати можливості елементної бази щодо схемної реалізації синтезованої структурної функції. Це врахування може спричинити перетворення функції до такого виразу, який технічно можна втілити на ІС вибраної серії. Крім виконуваних елементами серії логічних функцій доводиться зважати й на такі особливості, які стосуються технічного проектування. Розглянемо основні з них.
1. Врахування швидкодії логічних елементів. Логічний елемент умовно можна моделювати двома частинами: безінерційною, що виконує логічну функцію, наприклад, інверсію (рис. 2.16,а), та елементом затримки D (Delay –затримка), який відображає перехідні процеси (рис. 2.16,б) усталення вихідного сигналу. Тривалість перехідних процесів відлічується відносно порогової напруги Uп спрацьовування елемента й оцінюється часом затримки поширення сигналу t10з.п під час переходу вихідної напруги від рівня лог. 1 – U1 до рівня лог. 0 – U0 та часом затримки поширення t01з.п під час перемикання в протилежному напрямку. За ланцюжкового сполучення елементів зручно користуватися усередненим параметром – середнім часом затримки поширення tз.п = 0,5(t10з.п+ +t01з.п), а часові діаграми зображати ідеалізовано (рис. 2.16,в). Часові інтервали на них позначатимемо цифрами, які вказують на тривалість у кількості середніх затримок tз.п.
Умовна дискретизація перехідних процесів у часі дозволяє спростити підрахунок швидкодії ЦП до виразу: tу=Ntз.п, де tу – час усталення сигналу на виході пристрою, N – максимальна кількість однотипних елементів на шляху поширення його від входу до виходу. Наприклад, час усталення в елементі виняткове АБО (див. рис. 2.13,г) визначається затримкою трьох елементів І-НЕ. Для наочності шлях поширення сигналу позначатимемо його двійковими кодами безпосередньо на схемі (рис. 2.16,г). У першій позиції кодів наведено початковий стан схеми при х1=0, х2=1. У другій позиції нульовим індексом вгорі х1=10 зазначено, що від зміни цього рівня на вході починається відлік затримки поширення сигналу на шляху: х1®DD1®DD3®DD4®у, тому на виході елемента DD1 індексом 1 позначено одну затримку tз.п, на виході DD3 – дві затримки і, нарешті, на виході у – три затримки. На часових діаграмах (рис. 2.16,д) цей процес відображено, починаючи з моменту t1.
Аналогічно відбувається перехідний процес по зміні рівня на другому вході до х2=0, як зазначено кодами в третій позиції станів і на діаграмах у момент t2. Отже, час усталення пристрою під час перемикання в обох напрямках становить tу=3tз.п.
При зображенні логічного виразу в універсальних базисах І-НЕ чи АБО-НЕ час усталення можна підрахувати за найбільшою кількістю інверсій над аргументами. Так, безпосередньо з (2.24) за трьома інверсіями встановлюємо, що час поширення сигналу визначається затримкою трьох елементів І-НЕ.
Таким чином, час усталення ЦП визначається не тільки швидкодією елементів, але й глибиною реалізації схеми. Реалізація за первісними після мінімізації термами є двоступеневою (див. рис. 2.13,ж), якщо вхідні сигнали вважати двофазними, отже, має найвищу швидкодію. Спрощення схеми шляхом каскадування поряд із перевагою – ощадливістю обладнання – призводить одночасно до погіршення швидкодії. Так, схема на рис. 2.13,з має більшу глибину реалізації – є вже триступеневою. Якщо каскадна реалізація не задовольняє вимоги швидкодії, доводиться повертатися до двоступеневої реалізації з більшою складністю схеми.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.