Лабораторний практикум з дослідження цифрових пристроїв на основі САПР MAX+PLUS II, страница 69

Рисунок 8.10

8.1.4  Подільники частоти

8.1.4.1 Загальна схема безвентильного подільника частоти

Будь-які лічильники можуть використовуватися як подільники частоти, коефіцієнт поділу якої на виході лічильника дорівнює його модулю лічби. Проте додаткові елементи (вентилі) у міжрозрядних зв’язках або потреба дубльованих входів у тригерів ускладнюють лічильники з довільним модулем і природним порядком лічби. З огляду на те, що в подільниках частоти порядок лічби не має значення, без його дотримання схему гранично спрощують.

Безвентильні лічильники на JK-тригерах без дубльованих входів будуються шляхом збільшення модуля лічби на одиницю. Для цього лічильник з довільним модулем М₀ охоплюють зворотним зв’язком за допомогою двох тригерів (варіанти схеми на тригерах з інверсним і прямим динамічним керуванням подано на рис. 8.11, а, б). При цьому перший тригер збільшує модуль вдвічі, а останній додає одиницю (через це для стислості його називають „одиничним”), тому в цілому модуль такого лічильника становить М = 2М₀ + 1. Наприклад, охоплюючи таким зв’язком чотирирозрядний двійковий лічильник, дістанемо модуль М = 33 (рис. 8.11, в).

Так само утворюються лічильники з будь-яким непарним модулем, а при М₀ = 1 дістанемо модуль М = 3 безпосереднім з’єднанням першого і одиничного тригерів (виокремлена частина на рис. 8. 11, г). Для отримання парного модуля лічби досить послідовно ввімкнути лічильний тригер на вході або на виході. В останньому випадку (див. рис. 8.11, г) вихідні імпульси Q матимуть форму меандра.

Рисунок 8.11

8.1.4.2 Макрофункції подільників частоти і цифрових таймерів

Випускається обмежена кількість різновидів ІС подільників частоти з фіксованим коефіцієнтом поділу через зниження їх серійноздатності, тому доцільніше перетворювати лічильники на подільники з довільним модулем. Макрофункціяподільника частоти програмного пакета freqdiv (символ 1 на рис. 8.10) є паралельним двійковим лічильником з наскрізним перенесенням. На основі двійкових лічильників будуються подільники частоти з програмованим коефіцієнтом поділу або цифрові таймери (задавачі цифрових інтервалів). Модуль для макрофункцій серії 74 програмується в межах 2³ ... 2¹⁵ або 2³ ... 2³¹; крім того, за додатковими виходами встановлюються інші модулі, поєднанням яких зручно задавати часові  інтервали.

8.2  Лабораторне завдання

8.2.1 Дослідити основні типи двійкових лічильників

8.2.1.1 Дослідити двійковий підсумовувальний лічильник з послідовним перенесенням (послідовний лічильник)на основі Т-тригерів: за принциповою електричною схемою і осцилограмами сигналів (схема 1, файли d:\max2work\tutorial\8lab\8dwij.gdf, .scf) з’ясувати принцип побудови і міжрозрядні зв’язки такого лічильника та визначити затримку його перемикання. (У звіті навести схему, умовне графічне позначення лічильника за ДСТУ, перемикальну таблицю, осцилограми сигналів, відомості щодо швидкодії).

8.2.1.2 Дослідити двійковий підсумовувальний лічильник з паралельним перенесенням (паралельний лічильник)на основі ТЕ-тригерів (схему і символ тригера див. у файлах d:\max2work\tutorial\8lab\8tе.gdf, .sym) за п. 8.2.1.1 (схема 2, файли d:\max2work\tutorial\8lab\8dwij.gdf, .scf) та розглянути особливості побудови і перемикання базової схеми на D‑тригерах (схема 3, файли d:\max2work\tutorial\8lab\8dwij.gdf, .scf). (У звіті навести принаймні одну зі схем, осцилограми сигналів, відомості щодо швидкодії).

8.2.1.3 Розглянути особливості побудови і перемикання двійкового лічильника в режимі віднімання (схема 4, файли d:\max2work\tutorial\ 8lab\8dwij.gdf, .scf) та дослідити двійкові реверсивні лічильники з подаванням вхідних імпульсів до однієї точки (схема 5, файли d:\max2work\tutorial\8lab\8dwij.gdf, .scf) і двох точок схеми (схема 6, файли d:\max2work\ tutorial\8lab\8dwij.gdf, .scf). (У звіті навести схемуреверсивного лічильника на D-тригерах, осцилограми сигналів, стисле пояснення принципу його дії).