Лабораторний практикум з дослідження цифрових пристроїв на основі САПР MAX+PLUS II, страница 50

ТЕ-тригер (рис. 6.9, ж) з додатковим входом Е (від Enable –дозвіл) дозволяє гнучкіше будувати послідовнісні пристрої. Якщо вхід Е використовувати як керувальний, під час Е = 0 тригер не перемикається, а при Е = 1 функціонує як лічильний тригер. За використання входу Е як синхровходу утворюється синхронний лічильний тригер, моменти перемикання якого задаються не зміною інформації на лічильному вході, а надходженням синхроімпульсів.

6.1.4.2 JК-тригери. Аналогічно RSC-тригерам JK-тригери (рис. 6.10, а) мають крім синхровходу С два інформаційні входи: J (Jerk – раптове вмикання) – вхід установлення до стану логічної 1 та К (Kill – раптове вимикання) – вхід скидання до стану логічного 0, тобто вхід J відповідає входові S тригера типу RSC, а вхід K – входові R. Поширений різновид JKЕ-тригера (рис. 6.10, б) має, як і ТЕ‑тригер, вхід дозволу Е. JK тригер функціонує як RSC-тригер (на рис. 6.10, в) наявність активного перепаду синхроімпульсу позначено стрілкою, а його відсутність – рискою), але на відміну від нього не має забороненої комбінації вхідних сигналів: при СJK = 1 (у рівняннях наявність активного перепаду синхроімпульсу позначатимемо як С = 1, а його відсутність – як С = 0) він перемикається до протилежного стану Q+ = , тобто як Т-тригер. Внаслідок цього для забезпечення стійкості JK-тригери виконуються з динамічним керуванням, наприклад, за двоступінчастою схемою, як зазначено на рис. 6.10, б).

а)

б)

в)

г)

д)

е)

Рисунок 6.10

Із характеристичного рівняння JK-тригера, мінімізованого за допомогою діаграми термів (рис. 6.10, г)

                               Q+ = CJ + Q + Q = CJ + Q,  (6.8)

та перетвореного при С= 1 до рівняння асинхронного JK-тригера

                                                   Q+ = J  + Q,                     (6.9)

можна визначити, які сигнали необхідно подати на його інформаційні входи аби з надходженням синхроімпульсу він перемикався до потрібного стану Q+. Так, якщо Q = 0, з (6.9) дістанемо J = Q+ при довільному значенні K = х, а якщо Q = 1, то K =  при j = х. Лаконічно це можна відобразити у вигляді функцій збудження

              J = Q+, K = х, якщо Q = 0;  j = х,  K = , якщо Q = 1,                                                            (6.10)

або вкороченої таблиці переходів (рис. 6.10, д), дійсної при С = 1. З таблиці видно, що переходи Q ® Q+ до протилежного стану можуть відбуватись у режимі як RS-тригера, так і Т-тригера при  J = K = 1.

Для JKЕ-тригера (див. рис. 6.10, б) перемикальна таблиця (рис. 6.10, е) при Е = 1 відповідає таблиці JK-тригера, а при Е = 0 зберігається початковий стан Q+ = Q.

6.1.4.3 Реалізація динамічних тригерів за двоступеневою схемою МS.У мікросхемотехніці набули поширення універсальні потенціальні тригери за двоступеневою схемою МS (Master-Slave – господар-невільник, основний-допоміжний). Ідея побудови такої схеми ґрунтується на двотактному принципі дії пристрою, складеному з двох синхронних тригерів М та S зі статичним керуванням (рис. 6.11, а).

У тригері за схемою MS з інвертором синхроімпульси C та  на входах тригерів М, S рознесено в часі, тому вони перемикатимуться по черзі. У першому такті при C = 1,  = 0 вхідна інформація записується до тригера М, а тригер S залишається в початковому стані; у другому – при C = 0,  = 1, навпаки, тригер М перебуває в режимі схову, а інформація з його виходів переписується до тригера S. Уведенням перехресних зворотних зв’язків з виходів на входи (пунктир) можна реалізувати режим Т-тригера: за кожні два такти пристрій перемикатиметься до протилежного стану. Головна особливість схеми полягає в тому, що під час перемикання кожного тригера інформація на його входах залишатиметься сталою, бо коли перемикається один з них, другий перебуває в режимі схову. Це зумовлює стійку роботу пристрою, який, на відміну від одноступінчастого потенціального тригера зі зворотними зв’язками, не зможе перемкнутись протягом такту більше одного разу.