При срабатывании защиты от понижения напряжения двигатель, подключенный к устройству, переводится в режим торможения, после чего отключается. Повторный пуск возможен без деблокировки защит (повторной подачей сигнала пуска).
При срабатывании токовой защиты или защиты от короткого замыкания двигатель отключается сразу без торможения, но механический тормоз накладывается через время, в процессе которого двигатель тормозится в режиме свободного пробега. Повторный пуск производится только после деблокировки защиты.
Схемы панелей логики построены так, что отсутствие панели защиты воспринимается как срабатывание защиты.
Панели логики управляются внешними и импульсными и релейными сигналами путем подачи на входы потенциала 4-24 В любой полярности, т.е. контакты подачи сигналов «Вперёд», «Вперед импульсный», «Назад», «Назад импульсный» должны быть нормально разомкнуты, а кнопка СТОП должна быть нормально замкнута и подавать на вход устройства потенциал, разрешающий работу от импульсных сигналов пуска.
Отключение нагрузки происходит снятием сигналов пуска при релейном управлении или нажатием кнопки СТОП при импульсном управлении, причем обрыв цепи кнопки СТОП запрещает работу устройства по импульсным сигналам.
В панелях логики предусмотрен приоритет релейным сигналам, то есть при поступлении на входы панели релейных и импульсных сигналов выполняется команда, поступающая по релейному входу.
Для реализации гальванической развязки, а так же для уменьшения потребляемой мощности, выходные сигналы усилителей мощности модулируются генератором, вырабатывающим частоту 4-6 кГц.
5.3.2. Структурная схема панели логики ПЛ-2 представлена на рис.1. Согласующая цепь 2 и схема И1 образует триггер запоминания сигнала «Вперед импульсный». Этот триггер сбрасывается сигналами «Защита 2», «Стоп» и релейным сигналом пуска «Вперёд».
Схема синхронизации вырабатывает помехозащищённый импульс синхронизации и информационный сигнал для защиты от неправильного чередования фаз сети. При неверном подключении фаз сети по входу устройства схема защиты от неправильного чередования фаз сети выдает запрет на включение триггера Т1.
Поступающий сигнал «Вперёд» с согласующей цепи 1 или «Вперёд импульсный» со схемы И1 проходит через схему ИЛИ и поступает на вход ключа КЛ.1 и триггера Т1.
При отсутствии запрета, выдаваемого схемой защиты от неправильного чередования фаз сети и сигналом “Защита 2”, триггер Т1, сигналом со схемы ИЛИ устанавливается в состояние, разрешающее прохождение сигнала пуска через ключ КЛ.1.
При срабатывании защиты сигналом «Защита 2» сбрасывается триггер запоминания импульсного сигнала и триггер Т1, который закрывает ключ КЛ.1. и устройство отключает нагрузку от сети.
Сигнал с выхода ключа КЛ.1 запускает схему выдержки времени на срабатывание механического тормоза. Эта схема выдает сигнал на снятие механического тормоза и через 0.05-0.2 с записывает сигнал пуска, проходящий через схему И2 в триггер Т2. Сигнал пуска с выхода триггера Т2 через коммутатор управляет выходными ключами и усилителем мощности в соответствии с импульсами СИФУ. Отключение устройства или приход сигнала «Защита 2» приводит к исчезновению сигнала пуска с выхода ключа КЛ.1. Это приводит к запуску схемы выдержки времени торможения. Она выдаёт сигнал на коммутатор, который закрывает прохождение сигнала пуска и открывает определенные выходные ключи, соответствующие динамическому торможению. Через 0.2-5 с схема выдержки времени торможения прекращает торможение и сбрасывает триггер Т2, который снимает сигнал «Управление МТ» через схему выдержки времени на срабатывание МТ. То есть панель логики возвращается в исходное состояние.
Сигнал «Защита 1» приходит всегда с сигналом «Защита 2» и запрещает подачу сигнала на открытие тиристоров торможения, но не запрещает обработку времени торможения. Поэтому триггер Т2 и сигнал «Управление МТ» сбросятся через некоторое время, в течение которого двигатель тормозится собственным выбегом.
Схема выделения помехозащитной синхронизации размещена на элементе DD3. Она выдеяет помехозащищённый синхроимпульс, который при правильном подключении фаз сети соответствует положительной полуволне фазы А. Работа схемы описывается эпюрами, представленными на рисунке 2. Для защиты от неправильного чередования фаз сети из схемы синхронизации берутся два сигнала: синхроимпульс – с выхода Q2 триггера Т2 и информационный сигнал с выхода Q1 триггера Т1. Синхроимпульс поступает на вход С, а информационный сигнал через цепь задержки R12, С11 – на вход D триггера DD5.1. Время задержки информационного сигнала, необходимое для нормальной работы, как видно из рисунка 2, должно быть выбрано более суммы времени срабатывания элементов DD3.1, DD3.3, DD5.1.
Тогда триггер DD5.1 при правильном чередовании фаз сети будет выдавать сигналы правильной фазировки, то есть установится по прямому выходу в единичное состояние, а инверсным выходом будет выдавать разрешающий сигнал на триггер DD5.2. При неверном подключении фаз к устройству состояние триггера DD5.1 изменится на противоположенное.
Согласующие цепи собраны на элементах DD2.2, DD2.3, DD2.1, VD1-VD9, C7-C9, R1-R3, R5-R7, R9-R11.
Вeличина peзистоpa R5 выбрана такой, что бы в исходном режиме вытекающий ток элемента DD2.1 создавая на входе этого элемента потенциал, соответствующий логической единице поэтому выход элемента DD2.1 в состоянии логического нуля. Резистор R9 выбран таким, что бы создавал на входе элемента DD1.3 потенциал, соответствующий логическому нулю.
Ток сигнала пуска положительной полярности, проходя через балластный резистор R1 и диод VD4, создает на резисторе R9 потенциал, который ограничивается стабилитроном VZ7 на уровне логической единицы.
Ток отрицательного сигнала пуска, протекая по резисторам R1,R5 и диоду VD1, создает на входе элемента DD2.1 потенциал логического нуля. При этом выход этого элемента устанавливается в единичное состояние и создает на выходах элементов, подключенных к катоду стабилитрона VZ7, потенциал логической единицы.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.