Времена выполнения команд процессора MC68020, страница 3

#1       #2                 #3                  #4

----+---¬----+--¬---------------+--------------¬----+---¬

--------T-------T-------T---T-------T---T-------T-------¬

¦       ¦       ¦       ¦ ж ¦       ¦ ж ¦       ¦       ¦

¦  Вып. ¦  Вып. ¦Выч.ИА ¦ д ¦Выч.ИА ¦ д ¦  Вып. ¦  Вып. ¦ след.

¦MOVE #1¦ ADD #2¦источн.¦ е ¦приемн.¦ е ¦MOVE #3¦ ADD #4¦команда

¦       ¦       ¦MOVE #3¦ т ¦MOVE #3¦ т ¦       ¦       ¦

L-------+-------+-------+---+-------+---+-------+-------секвенсор

#1            #2              #3                #4

--------+------¬------+-----¬---------+--------¬--------+-------¬

----------------T-----------T-------------------T---------------¬

¦               ¦           ¦                   ¦               ¦

¦   MOVE.L      ¦  ADD.L    ¦ MOVE.L  (A1),-(A2)¦  ADD.L D5,D6  ¦

¦     D4,(A1)+  ¦    D4,D5  ¦                   ¦               ¦

¦               ¦           ¦                   ¦               ¦

L---------------+-----------+-------------------+---------------время выполнения команды

+------(4)------+----(3)----+--------(6)--------+------(3)------+

счет тактов

Обозначения:

#1  -  MOVE.L  D4,(A1)+

#2  -  ADD.L   D4,D5

#3  -  MOVE.L  (A1),-(A2)

#4  -  ADD.L   D5,D6

Рис. 8-4. Действия процессора в примере 2

Рисунок подлежит сканированию стр. 9-6

Следует обратить внимание на тот факт, что после того, как  команды попали в кэш-память, их исходное  размещение  в  основной памяти не влияет на время выполнения.

Рис.8-5 иллюстрирует преимущества использования кэш-памяти  команд. Общее число тактов сокращается с 16 до 12. Поскольку  все команды располагаются в кэш-памяти, действия по предвыборке команд не требуют циклов внешней  шины.  Предвыборка  выполняется без задержек, в результате чего контроллер шины простаивает более часто.

Такие циклы незанятости шины полезны в тех системах с  MC68020, где  используется память с ненулевой задержкой. Рис.8-6 иллюстрирует четвертый пример, в котором предполагается, что:

1) Разрядность шины данных составляет 32 бита,

2) Кэш-память включена и команды находятся в ней,

3) Обращение к памяти требует одного такта ожидания.

1   2   3   4   5   6   7   8   9  10  11  12  13

--¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬

L-- L-- L-- L-- L-- L-- L-- L-- L-- L-- L-- L-- L

тактовые импульсы

------------¬   ------------T-----------¬

+---+   запись  +---+  чтение   ¦  запись   +---+

L------------   L-----------+-----------операции шины

#1                   #3              #4

---------+------¬-------------+------------¬--+-¬

----T-----------T---T-----------T-----------T---¬

¦ ж ¦           ¦ ж ¦           ¦           ¦ ж ¦

¦ д ¦  запись   ¦ д ¦  чтение   ¦  запись   ¦ д ¦

¦ е ¦  по (A1)+ ¦ е ¦  по (A1)  ¦  по -(A2) ¦ е ¦

¦ т ¦           ¦ т ¦           ¦           ¦ т ¦

L---+-----------+---+-----------+-----------+---контроллер шины

#1      #2              #3              #4

----+---¬---+--¬------------+-----------¬---+---¬

--------T-------T-------T-------T-------T-------¬

¦       ¦       ¦       ¦       ¦       ¦       ¦

¦  Вып. ¦  Вып. ¦Выч.ИА ¦Выч.ИА ¦  Вып. ¦  Вып. ¦

¦MOVE #1¦ ADD #2¦источн.¦приемн.¦MOVE #3¦ ADD #4¦

¦       ¦       ¦MOVE #3¦MOVE #3¦       ¦       ¦

L-------+-------+-------+-------+-------+-------секвенсор

#1                   #3              #4

---------+------¬-------------+------------¬--+-¬

----------------T---------------------------T---¬

¦               ¦                           ¦ADD¦

¦   MOVE.L      ¦    MOVE.L  (A1),-(A2)     ¦ .L¦

¦     D4,(A1)+  ¦                           ¦D5,¦

¦               ¦                           ¦ D6¦

L---------------+---------------------------+---время выполнения команды

+------(4)------+-----------(7)-------------+(1)+

счет тактов

Обозначения:

#1  -  MOVE.L  D4,(A1)+

#2  -  ADD.L   D4,D5

#3  -  MOVE.L  (A1),-(A2)

#4  -  ADD.L   D5,D6

Рис. 8-5. Действия процессора в примере 3

На Рис.8-6 показано выполнение тех же команд, но только в  случае, когда на каждый цикл записи или чтения требуется по 4 такта. Циклы незанятости шины совмещаются с циклами задержки памяти, в результате чего общее время выполнения составляет  только

13 тактов.

Рисунок подлежит сканированию стр. 9-7

1   2   3   4   5   6   7   8   9  10  11  12  13  14

--¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬ --¬

L-- L-- L-- L-- L-- L-- L-- L-- L-- L-- L-- L-- L-- Lтактовые импульсы

----------------T---------------T---------------¬

+---+     запись    ¦    чтение     ¦    запись     ¦

L---------------+---------------+---------------операции шины

#1                 #3              #4

-----------+--------¬-------+------¬--------+-------¬

----T---------------T---------------T---------------¬

¦ ж ¦               ¦               ¦               ¦

¦ д ¦    запись     ¦   чтение      ¦  запись       ¦

¦ е ¦    по (A1)+   ¦    по (A1)    ¦    по -(A2)   ¦

¦ т ¦               ¦               ¦               ¦

L---+---------------+---------------+---------------контроллер шины

#1      #2                #3                #4

----+---¬---+--¬--------------+-------------¬---+--¬

--------T-------T-------T-------T---T-------T-------¬

¦       ¦       ¦       ¦       ¦ ж ¦       ¦       ¦

¦  Вып. ¦  Вып. ¦Выч.ИА ¦Выч.ИА ¦ д ¦  Вып. ¦  Вып. ¦

¦MOVE #1¦ ADD #2¦источн.¦приемн.¦ е ¦MOVE #3¦ ADD #4¦

¦       ¦       ¦MOVE #3¦MOVE #3¦ т ¦       ¦       ¦

L-------+-------+-------+-------+---+-------+-------секвенсор

#1                       #3

-----------+--------¬---------------+--------------¬

--------------------T-------------------------------¬

¦                   ¦                               ¦

¦   MOVE.L          ¦      MOVE.L  (A1),-(A2)       ¦

¦     D4,(A1)+      ¦                               ¦

¦                   ¦                               ¦

L-------------------+-------------------------------время выполнения команды