Примечание: Шт. – обозначение штатной тактовой частоты.
Значение индексов: k – процессоры со свободным множителем.
s - энергоэффективные процессоры с более низкими
частотами в сравнении с безиндексными моделями.
t - высокоэнергоэффективные процессоры со значительно
более низкими частотами в сравнении с безиндексными
моделями.
3 апреля 2011 года появилось вообщение, что микропроцессор Sandy Bridge удалось разогнать до частоты 6 ГГц.
Заметим, что первой двойкой в индексе модели Intel определяет принадлежность микропроцессора к поколению Intel Core II.
Все приведенные модели микропроцессоров предназначены для установки в новые сокеты (разъёмы) типа LGA 1155 (LGA→Land Grid Array – корпус интегральной схемы с матрицей контактных площадок; 1155 – число контактов корпуса).
В 4-ом квартале 2011 года фирма Intel планирует выпустить на рынок несколько топовых моделей настольных микропроцессоров с архитектурой Sandy Bridge модели Core i7 Extreme с 4, 6 и 8 ядрами (8, 12 и 16 потоками) с поддержкой памяти до 4-х каналов DDR3 – 1600, которые будут устанавливаться уже в сокеты LGA 2011.
Обобщенная структурная схема микропроцессоров поколения IntelCoreII
Поступивший уже в широкую продажу микропроцессор архитектуры Sandy Bridge, первенец поколения процессоров Intel Core II, представляет собой четырёхъядерный 64-битный процессор с изменяемой (out-of-order) последовательностью исполнения команд, поддержкой двух потоков данных на ядро (технология HyperThreading), исполнением четырёх команд за такт; с интегрированным графическим ядром и интегрированным контроллером памяти DDR3; с новой кольцевой шиной, поддержкой трех- и четырех-операндных (128/256) векторных команд расширенного набора (AVX-AdvancedVectorExtensions),производство которого налажено на линиях с соблюдением норм современного 32-нм технологического процесса Intel.
Микропроцессоры Intel Core II на базе микроархитектуре Sandy Bridge поставляются в новом 1155 контактном корпусе типа LGA1155. Для них используется специальный чипсет Intel 6 Series.
Напомним, что микропроцессоры предыдущего поколения микроархитектуры Westmere состояли из двух кристаллов: на одном располагались процессорные ядра с использованием технологии 32-нм, а на другом кристалле, с 45-нм технологией, размещались графическое ядро GPU (Grafic ProcessorUnit), контроллер памяти IMC (IntegratedMemoryController), контроллеры шин QPI (QuickPathInterface), функциональный блок контроля мощности PCU (PowerControlUnit) и кэш-память третъего уровня L3.
Достигнутый к настоящему времени уровень интеграции позволил разработчикам архитектуры Sandy Bridge разместить все элементы микропроцессора на одном кристалле, отказавшись от шины QPI и используя новую кольцевую шину. При этом на кристалле размещено 995 млн. транзисторов.
Структуру микропроцессора Sandy Bridge в первом приближении можно разбить на следующие основные элементы: процессорные ядра, графическое ядро, кэш-память L3, которая при этом получила название кэш-памяти последнего уровня LLC (LastLevelCache) и так называемый «Системный агент» (System Agent). Все элементы микропроцессора связываются в единую систему с помощью шинных интерфейсов (см. рис X.2).
Обозначения на рсисунке:
DMI (Direct Memory Interface) – локальная шина «точка-точка», обеспечивающая скоростной обмен информацией с «южным» мостом чипсета до 2 Гбайт/с.
PCI Express (Peripheral Component Interconnect) – высокоскоростная шина расширения.
IMC (Integrated Memory Controller) – интегрированный в процессор контроллер памяти.
LLC (Last Level Cache) – кэш L3.
Core – ядро процессора.
Grafics – графический процессор.
Display – модуль видеовыхода.
Рис X.2 Схема размещения компонентов и кольцевой шины в микропроцессоре
архитектуры Sandy Bridge
Внутренняя кольцевая шина межсоединений
В предыдущей микроархитектуре Nehalem для этой цели использовались шины QPI, реализуя обычную перекрестную топологию. Однако что было достаточно удобно и эффективно при распределении компонентов микропроцессора на двух отдельных кристаллах, стало неэффективным при внедрении 32-нм технологического процесса и размещении всех компонентов процессора на одном кристалле. Увеличение производительности процессора, степени интеграции кристалла, повышение требования к пропускной способности внутренних межкомпонентных соединений привело к использованию новой внутренней шинной топологии микропроцессоров Sandy Bridge. В связи с этим разработчики решили обратиться к кольцевой топологии 256-битной межкомпонентной шины (RingBus), но в которой, кстати, за основу взята новая версия технологии QPI, используемой в микропроцессорах архитектуры Nehalem.
Таким образом, кольцевая шина микропроцессоров поколения Intel Core II служит для обмена данными между шестью компонентами кристалла микропроцессора: четырьмя процессорными ядрами, графическим ядром, кэш-памятью третьего уровня L3 (LLC) и системным агентом (System agent). Она состоит из четырех 32-байтных колец: шины данных (DataRing); шины запросов (RequestRing); шины мониторинга состояния (SnoopRing) и шины подтверждения (AcknowledgeRing). Для предотвращения конфликтов между процессорными ядрами и графикой предусмотрен специальный трассировочный механизм. Обработка запросов происходит на тактовой частоте процессорных ядер, (в том числе и обмен информацией с кэш-памятью L3), а сама производительность кольцевой шины оценивается на уровне 96 Гбайт в секунду на соединение при тактовой частоте 3 ГГц, что фактически в четыре раза превышает показатели процессоров Intel предыдущего поколения.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.