Первая задача решается с помощью ИС К580ИР82 (DD1 и DD5), выполняющих функции адресной защёлки (в связи с тем, что адресная информация должна быть выставлена в течение всего цикла чтения/записи).
DD1 защёлкивает младшие 8 бит ША, DD5 – старшие.
Вторая задача решается с помощью двунаправленных 8-битовых шинных формирователей К580ВА86 (DD9 и ВВ9), которые усиливают сигналы системной шины данных.
Т.к. в МПС ввод – вывод организован с отображением на память, то в качестве управляющих сигналов используются непосредственно сигналы WR, RD и INTA, вырабатываемые МП.
При подключении ЗУ к шинам МПС необходимо обеспечивать передачу как двухбайтовых слов, так и отдельных байтов.
При чтении из ЗУ в любом случае происходит передача слова, поэтому сигнал BHE разрешения старшего байта на ПЗУ не подаётся.
Запись и чтение из ОЗУ и внешних устройств в проектируемой системе всегда происходит побайтно, поэтому сигнал BHE вообще не используется.
Таким образом, память выполнена в виде одного банка, а не двух, как обычно, т.к. в этом случае не приходится ставить второе ОЗУ, содержащее старшие байты передаваемых слов.
ПЗУ состоит из двух микросхем КР556РТ17 (DD2 и DD6) ёмкостью 512 байт каждая: DD2 содержит младший байт передаваемого слова данных, DD6 – старший.
Статическое ОЗУ выполнено на базе микросхемы 537РУ9А ёмкостью 2 Кбайта.
Для дешифрации адресов внутри ПЗУ используется 9 адресных линий, для ОЗУ – 11 линий, две младших адресных линии используются также при программировании таймера.
Для управления памятью и периферийными устройствами необходимы следующие управляющие сигналы:
a) разрешение считывания с АЦП;
b) выбор кристалла таймера;
c) разрешение записи в интерфейс вывода ЦАП;
d) выбор кристалла ПЗУ
e) выбор кристалла ОЗУ
Перечисленные сигналы формируются микропроцессором по адресным линиям с помощью дешифратора КР531ИД7 (DD7) следующим образом:
|
A13 |
A12 |
A11 |
Адресуемая микросхема |
Диапазон адресов |
|
0 |
0 |
0 |
Выбор кристалла ПЗУ |
0000h÷01FFh |
|
0 |
1 |
1 |
разрешение записи в интерфейс ЦАП |
1800h |
|
1 |
0 |
0 |
Разрешение считывания с АЦП |
2000h |
|
1 |
0 |
1 |
Таймер |
2800h÷2803h |
|
1 |
1 |
0 |
Выбор кристалла ОЗУ |
3000h÷37FFh |
|
1 |
1 |
1 |
Выбор кристалла ПЗУ |
- |
Табл.1 Таблица истинности дешифратора адресов.
Следует отметить, что при включении питания генератор тактовых импульсов КР1810ГФ84 (DD3) формирует сигнал RESET (“сброс”), поступающий на микропроцессор и внешние устройства и переводящий их в некоторое начальное состояние: cчётчик IP обнуляется, содержимое сегментного регистра CS становится равным FFFFh, т.е. начальным исполняемым адресом системы автоматически устанавливается FFFF0h (как следует из таблицы 1, при этом включается ПЗУ).
При выводе 11-разрядные данные c микропроцессора защёлкиваются на регистрах- защёлках К555ИР27 (DD14, DD16), входной буфер котороых открывается при подаче сигнала нулевого уровня на вход EWR(“разрешение записи”).
Далее цифро-аналоговый преобразователь К1108ПА1 (DD15) выполняет функции линейного преобразования 11-разрядного параллельного кода в выходной униполярный ток. На выходе микросхемы включен быстродействующий операционный усилитель типа К140УД11, преобразующий выходной ток в напряжение и умощняющий выходной сигнал.
ОУ К140УД11 включен по типовой схеме, для стабилизации работы и уменьшения времени установления выходного напряжения используются внешние цепи коррекции.
Микросхема ЦАП К1108ПА1 работает от двух источников питающих напряжений UП1=5В±5%, UП2=-15В±5% и от источника опорного напряжения UИОН=10,24В±1%.
ПТ К1810ВИ54 (DD12) используется для генерации времязадающей функции – подачи периодического сигнала запуска на АЦП и отсчёта времени.
Подробнее работа и программирование таймера описаны в п.4.
После отсчёта двух минут, в течение которых производится снятие АХ, таймер формирует управляющий сигнал на аналоговый ключ КР590КН4, который переключает выход ЦАП на вход осциллографа, в результате чего становится возможным вывод полученных результатов на отображение.
АЦП последовательного приближения К1113ПВ1 (DA1) осуществляет преобразование входной аналоговой информации в цифровой 8-разрядный параллельный код ТТЛ-уровня.
Микросхема имеет выходные устройства с тремя устойчивыми состояниями, что упрощает её сопряжение с системной шиной данных.
Режим работы микросхемы в микропроцессорной системе определяется управляющими сигналами с микропроцессора.
При поступлении на вход 11 уровня лог.0 (с JK-триггера, который устанавливается в “0” первоначально по сигналу “сброс” с генератора ГФ84, а в дальнейшем по сигналу с таймера) АЦП начинает преобразование информации. Через время, необходимое для преобразования, на выходе АЦП “готовность данных” появляется сигнал с уровнем лог.1, запрашивающий вывод данных с АЦП на ШД.
Указанный сигнал подаётся на вход запроса прерывания МП.
Перейдя на подпрограмму обслуживания прерывания, микропроцессор осуществляет чтение результата преобразования, инвертируя состояние JK-триггера.
Запрос на внешнее прерывание поступает в МП по входу INT (“запрос прерывания”) с выхода готовность данных АЦП.
Микропроцессор подтверждает поступивший запрос прерывания, выполняя два последовательных цикла INTA. При этом во время второго цикла подтверждения прерывания происходит чтение информации с регистра хранения 1533ИР33 (DD11), который содержит код 7Fh (вектор прерывания). Далее микропроцессор автоматически осуществляет последовательное чтение 4-х байт по адресу, полученному путём умножения считанного вектора на 4, т.е. 1FCh. (По этому адресу в ПЗУ содержатся байты 30h.00h.00h.00h).
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.